开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
kregs.h
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：7k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

kregs.h：源码内容
  1. #ifndef _ASM_IA64_KREGS_H
  2. #define _ASM_IA64_KREGS_H
  4. /*
  5.  * Copyright (C) 2001-2002 Hewlett-Packard Co
  6.  * David Mosberger-Tang <davidm@hpl.hp.com>
  7.  */
  8. /*
  9.  * This file defines the kernel register usage convention used by Linux/ia64.
  10.  */
  12. /*
  13.  * Kernel registers:
  14.  */
  15. #define IA64_KR_IO_BASE 0 /* ar.k0: legacy I/O base address */
  16. #define IA64_KR_TSSD 1 /* ar.k1: IVE uses this as the TSSD */
  17. #define IA64_KR_CURRENT_STACK 4 /* ar.k4: what's mapped in IA64_TR_CURRENT_STACK */
  18. #define IA64_KR_FPU_OWNER 5 /* ar.k5: fpu-owner (UP only, at the moment) */
  19. #define IA64_KR_CURRENT 6 /* ar.k6: "current" task pointer */
  20. #define IA64_KR_PT_BASE 7 /* ar.k7: page table base address (physical) */
  22. #define _IA64_KR_PASTE(x,y) x##y
  23. #define _IA64_KR_PREFIX(n) _IA64_KR_PASTE(ar.k, n)
  24. #define IA64_KR(n) _IA64_KR_PREFIX(IA64_KR_##n)
  26. /*
  27.  * Translation registers:
  28.  */
  29. #define IA64_TR_KERNEL 0 /* itr0, dtr0: maps kernel image (code & data) */
  30. #define IA64_TR_PALCODE 1 /* itr1: maps PALcode as required by EFI */
  31. #define IA64_TR_PERCPU_DATA 1 /* dtr1: percpu data */
  32. #define IA64_TR_CURRENT_STACK 2 /* dtr2: maps kernel's memory- & register-stacks */
  34. /* Processor status register bits: */
  35. #define IA64_PSR_BE_BIT 1
  36. #define IA64_PSR_UP_BIT 2
  37. #define IA64_PSR_AC_BIT 3
  38. #define IA64_PSR_MFL_BIT 4
  39. #define IA64_PSR_MFH_BIT 5
  40. #define IA64_PSR_IC_BIT 13
  41. #define IA64_PSR_I_BIT 14
  42. #define IA64_PSR_PK_BIT 15
  43. #define IA64_PSR_DT_BIT 17
  44. #define IA64_PSR_DFL_BIT 18
  45. #define IA64_PSR_DFH_BIT 19
  46. #define IA64_PSR_SP_BIT 20
  47. #define IA64_PSR_PP_BIT 21
  48. #define IA64_PSR_DI_BIT 22
  49. #define IA64_PSR_SI_BIT 23
  50. #define IA64_PSR_DB_BIT 24
  51. #define IA64_PSR_LP_BIT 25
  52. #define IA64_PSR_TB_BIT 26
  53. #define IA64_PSR_RT_BIT 27
  54. /* The following are not affected by save_flags()/restore_flags(): */
  55. #define IA64_PSR_CPL0_BIT 32
  56. #define IA64_PSR_CPL1_BIT 33
  57. #define IA64_PSR_IS_BIT 34
  58. #define IA64_PSR_MC_BIT 35
  59. #define IA64_PSR_IT_BIT 36
  60. #define IA64_PSR_ID_BIT 37
  61. #define IA64_PSR_DA_BIT 38
  62. #define IA64_PSR_DD_BIT 39
  63. #define IA64_PSR_SS_BIT 40
  64. #define IA64_PSR_RI_BIT 41
  65. #define IA64_PSR_ED_BIT 43
  66. #define IA64_PSR_BN_BIT 44
  67. #define IA64_PSR_IA_BIT 45
  69. #define IA64_PSR_BE (__IA64_UL(1) << IA64_PSR_BE_BIT)
  70. #define IA64_PSR_UP (__IA64_UL(1) << IA64_PSR_UP_BIT)
  71. #define IA64_PSR_AC (__IA64_UL(1) << IA64_PSR_AC_BIT)
  72. #define IA64_PSR_MFL (__IA64_UL(1) << IA64_PSR_MFL_BIT)
  73. #define IA64_PSR_MFH (__IA64_UL(1) << IA64_PSR_MFH_BIT)
  74. #define IA64_PSR_IC (__IA64_UL(1) << IA64_PSR_IC_BIT)
  75. #define IA64_PSR_I (__IA64_UL(1) << IA64_PSR_I_BIT)
  76. #define IA64_PSR_PK (__IA64_UL(1) << IA64_PSR_PK_BIT)
  77. #define IA64_PSR_DT (__IA64_UL(1) << IA64_PSR_DT_BIT)
  78. #define IA64_PSR_DFL (__IA64_UL(1) << IA64_PSR_DFL_BIT)
  79. #define IA64_PSR_DFH (__IA64_UL(1) << IA64_PSR_DFH_BIT)
  80. #define IA64_PSR_SP (__IA64_UL(1) << IA64_PSR_SP_BIT)
  81. #define IA64_PSR_PP (__IA64_UL(1) << IA64_PSR_PP_BIT)
  82. #define IA64_PSR_DI (__IA64_UL(1) << IA64_PSR_DI_BIT)
  83. #define IA64_PSR_SI (__IA64_UL(1) << IA64_PSR_SI_BIT)
  84. #define IA64_PSR_DB (__IA64_UL(1) << IA64_PSR_DB_BIT)
  85. #define IA64_PSR_LP (__IA64_UL(1) << IA64_PSR_LP_BIT)
  86. #define IA64_PSR_TB (__IA64_UL(1) << IA64_PSR_TB_BIT)
  87. #define IA64_PSR_RT (__IA64_UL(1) << IA64_PSR_RT_BIT)
  88. /* The following are not affected by save_flags()/restore_flags(): */
  89. #define IA64_PSR_CPL (__IA64_UL(3) << IA64_PSR_CPL0_BIT)
  90. #define IA64_PSR_IS (__IA64_UL(1) << IA64_PSR_IS_BIT)
  91. #define IA64_PSR_MC (__IA64_UL(1) << IA64_PSR_MC_BIT)
  92. #define IA64_PSR_IT (__IA64_UL(1) << IA64_PSR_IT_BIT)
  93. #define IA64_PSR_ID (__IA64_UL(1) << IA64_PSR_ID_BIT)
  94. #define IA64_PSR_DA (__IA64_UL(1) << IA64_PSR_DA_BIT)
  95. #define IA64_PSR_DD (__IA64_UL(1) << IA64_PSR_DD_BIT)
  96. #define IA64_PSR_SS (__IA64_UL(1) << IA64_PSR_SS_BIT)
  97. #define IA64_PSR_RI (__IA64_UL(3) << IA64_PSR_RI_BIT)
  98. #define IA64_PSR_ED (__IA64_UL(1) << IA64_PSR_ED_BIT)
  99. #define IA64_PSR_BN (__IA64_UL(1) << IA64_PSR_BN_BIT)
  100. #define IA64_PSR_IA (__IA64_UL(1) << IA64_PSR_IA_BIT)
  102. /* A mask of PSR bits that we generally don't want to inherit across a clone2() or an
  103.    execve().  Only list flags here that need to be cleared/set for BOTH clone2() and
  104.    execve().  */
  105. #define IA64_PSR_BITS_TO_CLEAR (IA64_PSR_MFL | IA64_PSR_MFH | IA64_PSR_DB | IA64_PSR_LP | 
  106.  IA64_PSR_TB  | IA64_PSR_ID  | IA64_PSR_DA | IA64_PSR_DD | 
  107.  IA64_PSR_SS  | IA64_PSR_ED  | IA64_PSR_IA)
  108. #define IA64_PSR_BITS_TO_SET (IA64_PSR_DFH)
  110. /* User mask bits: */
  111. #define IA64_PSR_UM (IA64_PSR_BE | IA64_PSR_UP | IA64_PSR_AC | IA64_PSR_MFL | IA64_PSR_MFH)
  113. /* Default Control Register */
  114. #define IA64_DCR_PP_BIT  0 /* privileged performance monitor default */
  115. #define IA64_DCR_BE_BIT  1 /* big-endian default */
  116. #define IA64_DCR_LC_BIT  2 /* ia32 lock-check enable */
  117. #define IA64_DCR_DM_BIT  8 /* defer TLB miss faults */
  118. #define IA64_DCR_DP_BIT  9 /* defer page-not-present faults */
  119. #define IA64_DCR_DK_BIT 10 /* defer key miss faults */
  120. #define IA64_DCR_DX_BIT 11 /* defer key permission faults */
  121. #define IA64_DCR_DR_BIT 12 /* defer access right faults */
  122. #define IA64_DCR_DA_BIT 13 /* defer access bit faults */
  123. #define IA64_DCR_DD_BIT 14 /* defer debug faults */
  125. #define IA64_DCR_PP (__IA64_UL(1) << IA64_DCR_PP_BIT)
  126. #define IA64_DCR_BE (__IA64_UL(1) << IA64_DCR_BE_BIT)
  127. #define IA64_DCR_LC (__IA64_UL(1) << IA64_DCR_LC_BIT)
  128. #define IA64_DCR_DM (__IA64_UL(1) << IA64_DCR_DM_BIT)
  129. #define IA64_DCR_DP (__IA64_UL(1) << IA64_DCR_DP_BIT)
  130. #define IA64_DCR_DK (__IA64_UL(1) << IA64_DCR_DK_BIT)
  131. #define IA64_DCR_DX (__IA64_UL(1) << IA64_DCR_DX_BIT)
  132. #define IA64_DCR_DR (__IA64_UL(1) << IA64_DCR_DR_BIT)
  133. #define IA64_DCR_DA (__IA64_UL(1) << IA64_DCR_DA_BIT)
  134. #define IA64_DCR_DD (__IA64_UL(1) << IA64_DCR_DD_BIT)
  136. /* Interrupt Status Register */
  137. #define IA64_ISR_X_BIT 32 /* execute access */
  138. #define IA64_ISR_W_BIT 33 /* write access */
  139. #define IA64_ISR_R_BIT 34 /* read access */
  140. #define IA64_ISR_NA_BIT 35 /* non-access */
  141. #define IA64_ISR_SP_BIT 36 /* speculative load exception */
  142. #define IA64_ISR_RS_BIT 37 /* mandatory register-stack exception */
  143. #define IA64_ISR_IR_BIT 38 /* invalid register frame exception */
  144. #define IA64_ISR_CODE_MASK 0xf
  146. #define IA64_ISR_X (__IA64_UL(1) << IA64_ISR_X_BIT)
  147. #define IA64_ISR_W (__IA64_UL(1) << IA64_ISR_W_BIT)
  148. #define IA64_ISR_R (__IA64_UL(1) << IA64_ISR_R_BIT)
  149. #define IA64_ISR_NA (__IA64_UL(1) << IA64_ISR_NA_BIT)
  150. #define IA64_ISR_SP (__IA64_UL(1) << IA64_ISR_SP_BIT)
  151. #define IA64_ISR_RS (__IA64_UL(1) << IA64_ISR_RS_BIT)
  152. #define IA64_ISR_IR (__IA64_UL(1) << IA64_ISR_IR_BIT)
  154. /* ISR code field for non-access instructions */
  155. #define IA64_ISR_CODE_TPA 0
  156. #define IA64_ISR_CODE_FC 1
  157. #define IA64_ISR_CODE_PROBE 2
  158. #define IA64_ISR_CODE_TAK 3
  159. #define IA64_ISR_CODE_LFETCH 4
  160. #define IA64_ISR_CODE_PROBEF 5
  162. #endif /* _ASM_IA64_KREGS_H */