开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
smp.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：30k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

smp.c：源码内容
  1. /* smp.c: Sparc64 SMP support.
  2.  *
  3.  * Copyright (C) 1997 David S. Miller (davem@caip.rutgers.edu)
  4.  */
  6. #include <linux/kernel.h>
  7. #include <linux/sched.h>
  8. #include <linux/mm.h>
  9. #include <linux/pagemap.h>
  10. #include <linux/threads.h>
  11. #include <linux/smp.h>
  12. #include <linux/smp_lock.h>
  13. #include <linux/interrupt.h>
  14. #include <linux/kernel_stat.h>
  15. #include <linux/delay.h>
  16. #include <linux/init.h>
  17. #include <linux/spinlock.h>
  18. #include <linux/fs.h>
  19. #include <linux/seq_file.h>
  20. #include <linux/cache.h>
  22. #include <asm/head.h>
  23. #include <asm/ptrace.h>
  24. #include <asm/atomic.h>
  26. #include <asm/irq.h>
  27. #include <asm/page.h>
  28. #include <asm/pgtable.h>
  29. #include <asm/oplib.h>
  30. #include <asm/hardirq.h>
  31. #include <asm/softirq.h>
  32. #include <asm/uaccess.h>
  33. #include <asm/timer.h>
  34. #include <asm/starfire.h>
  36. #define __KERNEL_SYSCALLS__
  37. #include <linux/unistd.h>
  39. extern int linux_num_cpus;
  40. extern void calibrate_delay(void);
  41. extern unsigned prom_cpu_nodes[];
  43. cpuinfo_sparc cpu_data[NR_CPUS];
  45. volatile int __cpu_number_map[NR_CPUS]  __attribute__ ((aligned (SMP_CACHE_BYTES)));
  46. volatile int __cpu_logical_map[NR_CPUS] __attribute__ ((aligned (SMP_CACHE_BYTES)));
  48. /* Please don't make this stuff initdata!!!  --DaveM */
  49. static unsigned char boot_cpu_id;
  50. static int smp_activated;
  52. /* Kernel spinlock */
  53. spinlock_t kernel_flag __cacheline_aligned_in_smp = SPIN_LOCK_UNLOCKED;
  55. volatile int smp_processors_ready = 0;
  56. unsigned long cpu_present_map = 0;
  57. int smp_num_cpus = 1;
  58. int smp_threads_ready = 0;
  60. void __init smp_setup(char *str, int *ints)
  61. {
  62. /* XXX implement me XXX */
  63. }
  65. static int max_cpus = NR_CPUS;
  66. static int __init maxcpus(char *str)
  67. {
  68. get_option(&str, &max_cpus);
  69. return 1;
  70. }
  72. __setup("maxcpus=", maxcpus);
  74. void smp_info(struct seq_file *m)
  75. {
  76. int i;
  78. seq_printf(m, "State:n");
  79. for (i = 0; i < NR_CPUS; i++) {
  80. if (cpu_present_map & (1UL << i))
  81. seq_printf(m,
  82.    "CPU%d:ttonlinen", i);
  83. }
  84. }
  86. void smp_bogo(struct seq_file *m)
  87. {
  88. int i;
  90. for (i = 0; i < NR_CPUS; i++)
  91. if (cpu_present_map & (1UL << i))
  92. seq_printf(m,
  93.    "Cpu%dBogot: %lu.%02lun"
  94.    "Cpu%dClkTckt: %016lxn",
  95.    i, cpu_data[i].udelay_val / (500000/HZ),
  96.    (cpu_data[i].udelay_val / (5000/HZ)) % 100,
  97.    i, cpu_data[i].clock_tick);
  98. }
  100. void __init smp_store_cpu_info(int id)
  101. {
  102. int i, no;
  104. /* multiplier and counter set by
  105.    smp_setup_percpu_timer()  */
  106. cpu_data[id].udelay_val = loops_per_jiffy;
  108. for (no = 0; no < linux_num_cpus; no++)
  109. if (linux_cpus[no].mid == id)
  110. break;
  112. cpu_data[id].clock_tick = prom_getintdefault(linux_cpus[no].prom_node,
  113.      "clock-frequency", 0);
  115. cpu_data[id].pgcache_size = 0;
  116. cpu_data[id].pte_cache[0] = NULL;
  117. cpu_data[id].pte_cache[1] = NULL;
  118. cpu_data[id].pgdcache_size = 0;
  119. cpu_data[id].pgd_cache = NULL;
  120. cpu_data[id].idle_volume = 1;
  122. for (i = 0; i < 16; i++)
  123. cpu_data[id].irq_worklists[i] = 0;
  124. }
  126. void __init smp_commence(void)
  127. {
  128. }
  130. static void smp_setup_percpu_timer(void);
  132. static volatile unsigned long callin_flag = 0;
  134. extern void inherit_locked_prom_mappings(int save_p);
  135. extern void cpu_probe(void);
  137. void __init smp_callin(void)
  138. {
  139. int cpuid = hard_smp_processor_id();
  140. unsigned long pstate;
  141. extern int bigkernel;
  142. extern unsigned long kern_locked_tte_data;
  144. if (bigkernel) {
  145. prom_dtlb_load(sparc64_highest_locked_tlbent()-1, 
  146. kern_locked_tte_data + 0x400000, KERNBASE + 0x400000);
  147. prom_itlb_load(sparc64_highest_locked_tlbent()-1, 
  148. kern_locked_tte_data + 0x400000, KERNBASE + 0x400000);
  149. }
  151. inherit_locked_prom_mappings(0);
  153. __flush_cache_all();
  154. __flush_tlb_all();
  156. cpu_probe();
  158. /* Guarentee that the following sequences execute
  159.  * uninterrupted.
  160.  */
  161. __asm__ __volatile__("rdpr %%pstate, %0nt"
  162.      "wrpr %0, %1, %%pstate"
  163.      : "=r" (pstate)
  164.      : "i" (PSTATE_IE));
  166. /* Set things up so user can access tick register for profiling
  167.  * purposes.  Also workaround BB_ERRATA_1 by doing a dummy
  168.  * read back of %tick after writing it.
  169.  */
  170. __asm__ __volatile__(
  171. "sethi %%hi(0x80000000), %%g1nt"
  172. "ba,pt %%xcc, 1fnt"
  173. "sllx %%g1, 32, %%g1nt"
  174. ".align 64n"
  175. "1: rd %%tick, %%g2nt"
  176. "add %%g2, 6, %%g2nt"
  177. "andn %%g2, %%g1, %%g2nt"
  178. "wrpr %%g2, 0, %%ticknt"
  179. "rdpr %%tick, %%g0"
  180. : /* no outputs */
  181. : /* no inputs */
  182. : "g1", "g2");
  184. if (SPARC64_USE_STICK) {
  185. /* Let the user get at STICK too. */
  186. __asm__ __volatile__(
  187. "sethi %%hi(0x80000000), %%g1nt"
  188. "sllx %%g1, 32, %%g1nt"
  189. "rd %%asr24, %%g2nt"
  190. "andn %%g2, %%g1, %%g2nt"
  191. "wr %%g2, 0, %%asr24"
  192. : /* no outputs */
  193. : /* no inputs */
  194. : "g1", "g2");
  195. }
  197. /* Restore PSTATE_IE. */
  198. __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
  199.      : /* no outputs */
  200.      : "r" (pstate));
  202. smp_setup_percpu_timer();
  204. __sti();
  206. calibrate_delay();
  207. smp_store_cpu_info(cpuid);
  208. callin_flag = 1;
  209. __asm__ __volatile__("membar #Syncnt"
  210.      "flush  %%g6" : : : "memory");
  212. /* Clear this or we will die instantly when we
  213.  * schedule back to this idler...
  214.  */
  215. current->thread.flags &= ~(SPARC_FLAG_NEWCHILD);
  217. /* Attach to the address space of init_task. */
  218. atomic_inc(&init_mm.mm_count);
  219. current->active_mm = &init_mm;
  221. while (!smp_threads_ready)
  222. membar("#LoadLoad");
  223. }
  225. extern int cpu_idle(void);
  226. extern void init_IRQ(void);
  228. void initialize_secondary(void)
  229. {
  230. }
  232. int start_secondary(void *unused)
  233. {
  234. trap_init();
  235. init_IRQ();
  236. return cpu_idle();
  237. }
  239. void cpu_panic(void)
  240. {
  241. printk("CPU[%d]: Returns from cpu_idle!n", smp_processor_id());
  242. panic("SMP bolixedn");
  243. }
  245. extern struct prom_cpuinfo linux_cpus[64];
  247. extern unsigned long sparc64_cpu_startup;
  249. /* The OBP cpu startup callback truncates the 3rd arg cookie to
  250.  * 32-bits (I think) so to be safe we have it read the pointer
  251.  * contained here so we work on >4GB machines. -DaveM
  252.  */
  253. static struct task_struct *cpu_new_task = NULL;
  255. void __init smp_boot_cpus(void)
  256. {
  257. int cpucount = 0, i;
  259. printk("Entering UltraSMPenguin Mode...n");
  260. __sti();
  261. smp_store_cpu_info(boot_cpu_id);
  262. init_idle();
  264. if (linux_num_cpus == 1)
  265. return;
  267. for (i = 0; i < NR_CPUS; i++) {
  268. if (i == boot_cpu_id)
  269. continue;
  271. if ((cpucount + 1) == max_cpus)
  272. goto ignorecpu;
  273. if (cpu_present_map & (1UL << i)) {
  274. unsigned long entry = (unsigned long)(&sparc64_cpu_startup);
  275. unsigned long cookie = (unsigned long)(&cpu_new_task);
  276. struct task_struct *p;
  277. int timeout;
  278. int no;
  280. prom_printf("Starting CPU %d... ", i);
  281. kernel_thread(start_secondary, NULL, CLONE_PID);
  282. cpucount++;
  284. p = init_task.prev_task;
  285. init_tasks[cpucount] = p;
  287. p->processor = i;
  288. p->cpus_runnable = 1UL << i; /* we schedule the first task manually */
  290. del_from_runqueue(p);
  291. unhash_process(p);
  293. callin_flag = 0;
  294. for (no = 0; no < linux_num_cpus; no++)
  295. if (linux_cpus[no].mid == i)
  296. break;
  297. cpu_new_task = p;
  298. prom_startcpu(linux_cpus[no].prom_node,
  299.       entry, cookie);
  300. for (timeout = 0; timeout < 5000000; timeout++) {
  301. if (callin_flag)
  302. break;
  303. udelay(100);
  304. }
  305. if (callin_flag) {
  306. __cpu_number_map[i] = cpucount;
  307. __cpu_logical_map[cpucount] = i;
  308. prom_cpu_nodes[i] = linux_cpus[no].prom_node;
  309. prom_printf("OKn");
  310. } else {
  311. cpucount--;
  312. printk("Processor %d is stuck.n", i);
  313. prom_printf("FAILEDn");
  314. }
  315. }
  316. if (!callin_flag) {
  317. ignorecpu:
  318. cpu_present_map &= ~(1UL << i);
  319. __cpu_number_map[i] = -1;
  320. }
  321. }
  322. cpu_new_task = NULL;
  323. if (cpucount == 0) {
  324. if (max_cpus != 1)
  325. printk("Error: only one processor found.n");
  326. cpu_present_map = (1UL << smp_processor_id());
  327. } else {
  328. unsigned long bogosum = 0;
  330. for (i = 0; i < NR_CPUS; i++) {
  331. if (cpu_present_map & (1UL << i))
  332. bogosum += cpu_data[i].udelay_val;
  333. }
  334. printk("Total of %d processors activated (%lu.%02lu BogoMIPS).n",
  335.        cpucount + 1,
  336.        bogosum/(500000/HZ),
  337.        (bogosum/(5000/HZ))%100);
  338. smp_activated = 1;
  339. smp_num_cpus = cpucount + 1;
  340. }
  341. smp_processors_ready = 1;
  342. membar("#StoreStore | #StoreLoad");
  343. }
  345. static void spitfire_xcall_helper(u64 data0, u64 data1, u64 data2, u64 pstate, unsigned long cpu)
  346. {
  347. u64 result, target;
  348. int stuck, tmp;
  350. if (this_is_starfire) {
  351. /* map to real upaid */
  352. cpu = (((cpu & 0x3c) << 1) |
  353. ((cpu & 0x40) >> 4) |
  354. (cpu & 0x3));
  355. }
  357. target = (cpu << 14) | 0x70;
  358. again:
  359. /* Ok, this is the real Spitfire Errata #54.
  360.  * One must read back from a UDB internal register
  361.  * after writes to the UDB interrupt dispatch, but
  362.  * before the membar Sync for that write.
  363.  * So we use the high UDB control register (ASI 0x7f,
  364.  * ADDR 0x20) for the dummy read. -DaveM
  365.  */
  366. tmp = 0x40;
  367. __asm__ __volatile__(
  368. "wrpr %1, %2, %%pstatent"
  369. "stxa %4, [%0] %3nt"
  370. "stxa %5, [%0+%8] %3nt"
  371. "add %0, %8, %0nt"
  372. "stxa %6, [%0+%8] %3nt"
  373. "membar #Syncnt"
  374. "stxa %%g0, [%7] %3nt"
  375. "membar #Syncnt"
  376. "mov 0x20, %%g1nt"
  377. "ldxa [%%g1] 0x7f, %%g0nt"
  378. "membar #Sync"
  379. : "=r" (tmp)
  380. : "r" (pstate), "i" (PSTATE_IE), "i" (ASI_INTR_W),
  381.   "r" (data0), "r" (data1), "r" (data2), "r" (target), "r" (0x10), "0" (tmp)
  382.        : "g1");
  384. /* NOTE: PSTATE_IE is still clear. */
  385. stuck = 100000;
  386. do {
  387. __asm__ __volatile__("ldxa [%%g0] %1, %0"
  388. : "=r" (result)
  389. : "i" (ASI_INTR_DISPATCH_STAT));
  390. if (result == 0) {
  391. __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
  392.      : : "r" (pstate));
  393. return;
  394. }
  395. stuck -= 1;
  396. if (stuck == 0)
  397. break;
  398. } while (result & 0x1);
  399. __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
  400.      : : "r" (pstate));
  401. if (stuck == 0) {
  402. printk("CPU[%d]: mondo stuckage result[%016lx]n",
  403.        smp_processor_id(), result);
  404. } else {
  405. udelay(2);
  406. goto again;
  407. }
  408. }
  410. static __inline__ void spitfire_xcall_deliver(u64 data0, u64 data1, u64 data2, unsigned long mask)
  411. {
  412. int ncpus = smp_num_cpus - 1;
  413. int i;
  414. u64 pstate;
  416. __asm__ __volatile__("rdpr %%pstate, %0" : "=r" (pstate));
  417. for (i = 0; (i < NR_CPUS) && ncpus; i++) {
  418. if (mask & (1UL << i)) {
  419. spitfire_xcall_helper(data0, data1, data2, pstate, i);
  420. ncpus--;
  421. }
  422. }
  423. }
  425. /* Cheetah now allows to send the whole 64-bytes of data in the interrupt
  426.  * packet, but we have no use for that.  However we do take advantage of
  427.  * the new pipelining feature (ie. dispatch to multiple cpus simultaneously).
  428.  */
  429. #if NR_CPUS > 32
  430. #error Fixup cheetah_xcall_deliver Dave...
  431. #endif
  432. static void cheetah_xcall_deliver(u64 data0, u64 data1, u64 data2, unsigned long mask)
  433. {
  434. u64 pstate;
  435. int nack_busy_id;
  437. if (!mask)
  438. return;
  440. __asm__ __volatile__("rdpr %%pstate, %0" : "=r" (pstate));
  442. retry:
  443. __asm__ __volatile__("wrpr %0, %1, %%pstatent"
  444.      : : "r" (pstate), "i" (PSTATE_IE));
  446. /* Setup the dispatch data registers. */
  447. __asm__ __volatile__("stxa %0, [%3] %6nt"
  448.      "stxa %1, [%4] %6nt"
  449.      "stxa %2, [%5] %6nt"
  450.      "membar #Syncnt"
  451.      : /* no outputs */
  452.      : "r" (data0), "r" (data1), "r" (data2),
  453.        "r" (0x40), "r" (0x50), "r" (0x60),
  454.        "i" (ASI_INTR_W));
  456. nack_busy_id = 0;
  457. {
  458. int i, ncpus = smp_num_cpus - 1;
  460. for (i = 0; (i < NR_CPUS) && ncpus; i++) {
  461. if (mask & (1UL << i)) {
  462. u64 target = (i << 14) | 0x70;
  464. target |= (nack_busy_id++ << 24);
  465. __asm__ __volatile__("stxa %%g0, [%0] %1nt"
  466.      "membar #Syncnt"
  467.      : /* no outputs */
  468.      : "r" (target), "i" (ASI_INTR_W));
  469. ncpus--;
  470. }
  471. }
  472. }
  474. /* Now, poll for completion. */
  475. {
  476. u64 dispatch_stat;
  477. long stuck;
  479. stuck = 100000 * nack_busy_id;
  480. do {
  481. __asm__ __volatile__("ldxa [%%g0] %1, %0"
  482.      : "=r" (dispatch_stat)
  483.      : "i" (ASI_INTR_DISPATCH_STAT));
  484. if (dispatch_stat == 0UL) {
  485. __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
  486.      : : "r" (pstate));
  487. return;
  488. }
  489. if (!--stuck)
  490. break;
  491. } while (dispatch_stat & 0x5555555555555555UL);
  493. __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
  494.      : : "r" (pstate));
  496. if ((dispatch_stat & ~(0x5555555555555555UL)) == 0) {
  497. /* Busy bits will not clear, continue instead
  498.  * of freezing up on this cpu.
  499.  */
  500. printk("CPU[%d]: mondo stuckage result[%016lx]n",
  501.        smp_processor_id(), dispatch_stat);
  502. } else {
  503. int i, this_busy_nack = 0;
  505. /* Delay some random time with interrupts enabled
  506.  * to prevent deadlock.
  507.  */
  508. udelay(2 * nack_busy_id);
  510. /* Clear out the mask bits for cpus which did not
  511.  * NACK us.
  512.  */
  513. for (i = 0; i < NR_CPUS; i++) {
  514. if (mask & (1UL << i)) {
  515. if ((dispatch_stat & (0x2 << this_busy_nack)) == 0)
  516. mask &= ~(1UL << i);
  517. this_busy_nack += 2;
  518. }
  519. }
  521. goto retry;
  522. }
  523. }
  524. }
  526. /* Send cross call to all processors mentioned in MASK
  527.  * except self.
  528.  */
  529. static void smp_cross_call_masked(unsigned long *func, u32 ctx, u64 data1, u64 data2, unsigned long mask)
  530. {
  531. if (smp_processors_ready) {
  532. u64 data0 = (((u64)ctx)<<32 | (((u64)func) & 0xffffffff));
  534. mask &= ~(1UL<<smp_processor_id());
  536. if (tlb_type == spitfire)
  537. spitfire_xcall_deliver(data0, data1, data2, mask);
  538. else
  539. cheetah_xcall_deliver(data0, data1, data2, mask);
  541. /* NOTE: Caller runs local copy on master. */
  542. }
  543. }
  545. /* Send cross call to all processors except self. */
  546. #define smp_cross_call(func, ctx, data1, data2) 
  547. smp_cross_call_masked(func, ctx, data1, data2, cpu_present_map)
  549. struct call_data_struct {
  550. void (*func) (void *info);
  551. void *info;
  552. atomic_t finished;
  553. int wait;
  554. };
  556. static spinlock_t call_lock = SPIN_LOCK_UNLOCKED;
  557. static struct call_data_struct *call_data;
  559. extern unsigned long xcall_call_function;
  561. int smp_call_function(void (*func)(void *info), void *info,
  562.       int nonatomic, int wait)
  563. {
  564. struct call_data_struct data;
  565. int cpus = smp_num_cpus - 1;
  566. long timeout;
  568. if (!cpus)
  569. return 0;
  571. data.func = func;
  572. data.info = info;
  573. atomic_set(&data.finished, 0);
  574. data.wait = wait;
  576. spin_lock_bh(&call_lock);
  578. call_data = &data;
  580. smp_cross_call(&xcall_call_function, 0, 0, 0);
  582. /* 
  583.  * Wait for other cpus to complete function or at
  584.  * least snap the call data.
  585.  */
  586. timeout = 1000000;
  587. while (atomic_read(&data.finished) != cpus) {
  588. if (--timeout <= 0)
  589. goto out_timeout;
  590. barrier();
  591. udelay(1);
  592. }
  594. spin_unlock_bh(&call_lock);
  596. return 0;
  598. out_timeout:
  599. spin_unlock_bh(&call_lock);
  600. printk("XCALL: Remote cpus not responding, ncpus=%d finished=%dn",
  601.        smp_num_cpus - 1, atomic_read(&data.finished));
  602. return 0;
  603. }
  605. void smp_call_function_client(int irq, struct pt_regs *regs)
  606. {
  607. void (*func) (void *info) = call_data->func;
  608. void *info = call_data->info;
  610. clear_softint(1 << irq);
  611. if (call_data->wait) {
  612. /* let initiator proceed only after completion */
  613. func(info);
  614. atomic_inc(&call_data->finished);
  615. } else {
  616. /* let initiator proceed after getting data */
  617. atomic_inc(&call_data->finished);
  618. func(info);
  619. }
  620. }
  622. extern unsigned long xcall_flush_tlb_page;
  623. extern unsigned long xcall_flush_tlb_mm;
  624. extern unsigned long xcall_flush_tlb_range;
  625. extern unsigned long xcall_flush_tlb_all_spitfire;
  626. extern unsigned long xcall_flush_tlb_all_cheetah;
  627. extern unsigned long xcall_flush_cache_all_spitfire;
  628. extern unsigned long xcall_report_regs;
  629. extern unsigned long xcall_receive_signal;
  630. extern unsigned long xcall_flush_dcache_page_cheetah;
  631. extern unsigned long xcall_flush_dcache_page_spitfire;
  633. #ifdef CONFIG_DEBUG_DCFLUSH
  634. extern atomic_t dcpage_flushes;
  635. extern atomic_t dcpage_flushes_xcall;
  636. #endif
  638. static __inline__ void __local_flush_dcache_page(struct page *page)
  639. {
  640. #if (L1DCACHE_SIZE > PAGE_SIZE)
  641. __flush_dcache_page(page->virtual,
  642.     ((tlb_type == spitfire) &&
  643.      page->mapping != NULL));
  644. #else
  645. if (page->mapping != NULL &&
  646.     tlb_type == spitfire)
  647. __flush_icache_page(__pa(page->virtual));
  648. #endif
  649. }
  651. void smp_flush_dcache_page_impl(struct page *page, int cpu)
  652. {
  653. if (smp_processors_ready) {
  654. unsigned long mask = 1UL << cpu;
  656. #ifdef CONFIG_DEBUG_DCFLUSH
  657. atomic_inc(&dcpage_flushes);
  658. #endif
  659. if (cpu == smp_processor_id()) {
  660. __local_flush_dcache_page(page);
  661. } else if ((cpu_present_map & mask) != 0) {
  662. u64 data0;
  664. if (tlb_type == spitfire) {
  665. data0 = ((u64)&xcall_flush_dcache_page_spitfire);
  666. if (page->mapping != NULL)
  667. data0 |= ((u64)1 << 32);
  668. spitfire_xcall_deliver(data0,
  669.        __pa(page->virtual),
  670.        (u64) page->virtual,
  671.        mask);
  672. } else {
  673. data0 = ((u64)&xcall_flush_dcache_page_cheetah);
  674. cheetah_xcall_deliver(data0,
  675.       __pa(page->virtual),
  676.       0, mask);
  677. }
  678. #ifdef CONFIG_DEBUG_DCFLUSH
  679. atomic_inc(&dcpage_flushes_xcall);
  680. #endif
  681. }
  682. }
  683. }
  685. void flush_dcache_page_all(struct mm_struct *mm, struct page *page)
  686. {
  687. if (smp_processors_ready) {
  688. unsigned long mask = cpu_present_map & ~(1UL << smp_processor_id());
  689. u64 data0;
  691. #ifdef CONFIG_DEBUG_DCFLUSH
  692. atomic_inc(&dcpage_flushes);
  693. #endif
  694. if (mask == 0UL)
  695. goto flush_self;
  696. if (tlb_type == spitfire) {
  697. data0 = ((u64)&xcall_flush_dcache_page_spitfire);
  698. if (page->mapping != NULL)
  699. data0 |= ((u64)1 << 32);
  700. spitfire_xcall_deliver(data0,
  701.        __pa(page->virtual),
  702.        (u64) page->virtual,
  703.        mask);
  704. } else {
  705. data0 = ((u64)&xcall_flush_dcache_page_cheetah);
  706. cheetah_xcall_deliver(data0,
  707.       __pa(page->virtual),
  708.       0, mask);
  709. }
  710. #ifdef CONFIG_DEBUG_DCFLUSH
  711. atomic_inc(&dcpage_flushes_xcall);
  712. #endif
  713. flush_self:
  714. __local_flush_dcache_page(page);
  715. }
  716. }
  718. void smp_receive_signal(int cpu)
  719. {
  720. if (smp_processors_ready) {
  721. unsigned long mask = 1UL << cpu;
  723. if ((cpu_present_map & mask) != 0) {
  724. u64 data0 = (((u64)&xcall_receive_signal) & 0xffffffff);
  726. if (tlb_type == spitfire)
  727. spitfire_xcall_deliver(data0, 0, 0, mask);
  728. else
  729. cheetah_xcall_deliver(data0, 0, 0, mask);
  730. }
  731. }
  732. }
  734. void smp_receive_signal_client(int irq, struct pt_regs *regs)
  735. {
  736. /* Just return, rtrap takes care of the rest. */
  737. clear_softint(1 << irq);
  738. }
  740. void smp_report_regs(void)
  741. {
  742. smp_cross_call(&xcall_report_regs, 0, 0, 0);
  743. }
  745. void smp_flush_cache_all(void)
  746. {
  747. /* Cheetah need do nothing. */
  748. if (tlb_type == spitfire) {
  749. smp_cross_call(&xcall_flush_cache_all_spitfire, 0, 0, 0);
  750. __flush_cache_all();
  751. }
  752. }
  754. void smp_flush_tlb_all(void)
  755. {
  756. if (tlb_type == spitfire)
  757. smp_cross_call(&xcall_flush_tlb_all_spitfire, 0, 0, 0);
  758. else
  759. smp_cross_call(&xcall_flush_tlb_all_cheetah, 0, 0, 0);
  760. __flush_tlb_all();
  761. }
  763. /* We know that the window frames of the user have been flushed
  764.  * to the stack before we get here because all callers of us
  765.  * are flush_tlb_*() routines, and these run after flush_cache_*()
  766.  * which performs the flushw.
  767.  *
  768.  * The SMP TLB coherency scheme we use works as follows:
  769.  *
  770.  * 1) mm->cpu_vm_mask is a bit mask of which cpus an address
  771.  *    space has (potentially) executed on, this is the heuristic
  772.  *    we use to avoid doing cross calls.
  773.  *
  774.  *    Also, for flushing from kswapd and also for clones, we
  775.  *    use cpu_vm_mask as the list of cpus to make run the TLB.
  776.  *
  777.  * 2) TLB context numbers are shared globally across all processors
  778.  *    in the system, this allows us to play several games to avoid
  779.  *    cross calls.
  780.  *
  781.  *    One invariant is that when a cpu switches to a process, and
  782.  *    that processes tsk->active_mm->cpu_vm_mask does not have the
  783.  *    current cpu's bit set, that tlb context is flushed locally.
  784.  *
  785.  *    If the address space is non-shared (ie. mm->count == 1) we avoid
  786.  *    cross calls when we want to flush the currently running process's
  787.  *    tlb state.  This is done by clearing all cpu bits except the current
  788.  *    processor's in current->active_mm->cpu_vm_mask and performing the
  789.  *    flush locally only.  This will force any subsequent cpus which run
  790.  *    this task to flush the context from the local tlb if the process
  791.  *    migrates to another cpu (again).
  792.  *
  793.  * 3) For shared address spaces (threads) and swapping we bite the
  794.  *    bullet for most cases and perform the cross call (but only to
  795.  *    the cpus listed in cpu_vm_mask).
  796.  *
  797.  *    The performance gain from "optimizing" away the cross call for threads is
  798.  *    questionable (in theory the big win for threads is the massive sharing of
  799.  *    address space state across processors).
  800.  */
  801. void smp_flush_tlb_mm(struct mm_struct *mm)
  802. {
  803.         /*
  804.          * This code is called from two places, dup_mmap and exit_mmap. In the
  805.          * former case, we really need a flush. In the later case, the callers
  806.          * are single threaded exec_mmap (really need a flush), multithreaded
  807.          * exec_mmap case (do not need to flush, since the caller gets a new
  808.          * context via activate_mm), and all other callers of mmput() whence
  809.          * the flush can be optimized since the associated threads are dead and
  810.          * the mm is being torn down (__exit_mm and other mmput callers) or the
  811.          * owning thread is dissociating itself from the mm. The
  812.          * (atomic_read(&mm->mm_users) == 0) check ensures real work is done
  813.          * for single thread exec and dup_mmap cases. An alternate check might
  814.          * have been (current->mm != mm).
  815.          *                                              Kanoj Sarcar
  816.          */
  817.         if (atomic_read(&mm->mm_users) == 0)
  818.                 return;
  820. {
  821. u32 ctx = CTX_HWBITS(mm->context);
  822. int cpu = smp_processor_id();
  824. if (atomic_read(&mm->mm_users) == 1) {
  825. /* See smp_flush_tlb_page for info about this. */
  826. mm->cpu_vm_mask = (1UL << cpu);
  827. goto local_flush_and_out;
  828. }
  830. smp_cross_call_masked(&xcall_flush_tlb_mm,
  831.       ctx, 0, 0,
  832.       mm->cpu_vm_mask);
  834. local_flush_and_out:
  835. __flush_tlb_mm(ctx, SECONDARY_CONTEXT);
  836. }
  837. }
  839. void smp_flush_tlb_range(struct mm_struct *mm, unsigned long start,
  840.  unsigned long end)
  841. {
  842. {
  843. u32 ctx = CTX_HWBITS(mm->context);
  844. int cpu = smp_processor_id();
  846. start &= PAGE_MASK;
  847. end    = PAGE_ALIGN(end);
  849. if (mm == current->active_mm && atomic_read(&mm->mm_users) == 1) {
  850. mm->cpu_vm_mask = (1UL << cpu);
  851. goto local_flush_and_out;
  852. }
  854. smp_cross_call_masked(&xcall_flush_tlb_range,
  855.       ctx, start, end,
  856.       mm->cpu_vm_mask);
  858. local_flush_and_out:
  859. __flush_tlb_range(ctx, start, SECONDARY_CONTEXT, end, PAGE_SIZE, (end-start));
  860. }
  861. }
  863. void smp_flush_tlb_page(struct mm_struct *mm, unsigned long page)
  864. {
  865. {
  866. u32 ctx = CTX_HWBITS(mm->context);
  867. int cpu = smp_processor_id();
  869. page &= PAGE_MASK;
  870. if (mm == current->active_mm && atomic_read(&mm->mm_users) == 1) {
  871. /* By virtue of being the current address space, and
  872.  * having the only reference to it, the following operation
  873.  * is safe.
  874.  *
  875.  * It would not be a win to perform the xcall tlb flush in
  876.  * this case, because even if we switch back to one of the
  877.  * other processors in cpu_vm_mask it is almost certain that
  878.  * all TLB entries for this context will be replaced by the
  879.  * time that happens.
  880.  */
  881. mm->cpu_vm_mask = (1UL << cpu);
  882. goto local_flush_and_out;
  883. } else {
  884. /* By virtue of running under the mm->page_table_lock,
  885.  * and mmu_context.h:switch_mm doing the same, the following
  886.  * operation is safe.
  887.  */
  888. if (mm->cpu_vm_mask == (1UL << cpu))
  889. goto local_flush_and_out;
  890. }
  892. /* OK, we have to actually perform the cross call.  Most likely
  893.  * this is a cloned mm or kswapd is kicking out pages for a task
  894.  * which has run recently on another cpu.
  895.  */
  896. smp_cross_call_masked(&xcall_flush_tlb_page,
  897.       ctx, page, 0,
  898.       mm->cpu_vm_mask);
  899. if (!(mm->cpu_vm_mask & (1UL << cpu)))
  900. return;
  902. local_flush_and_out:
  903. __flush_tlb_page(ctx, page, SECONDARY_CONTEXT);
  904. }
  905. }
  907. /* CPU capture. */
  908. /* #define CAPTURE_DEBUG */
  909. extern unsigned long xcall_capture;
  911. static atomic_t smp_capture_depth = ATOMIC_INIT(0);
  912. static atomic_t smp_capture_registry = ATOMIC_INIT(0);
  913. static unsigned long penguins_are_doing_time;
  915. void smp_capture(void)
  916. {
  917. if (smp_processors_ready) {
  918. int result = __atomic_add(1, &smp_capture_depth);
  920. membar("#StoreStore | #LoadStore");
  921. if (result == 1) {
  922. int ncpus = smp_num_cpus;
  924. #ifdef CAPTURE_DEBUG
  925. printk("CPU[%d]: Sending penguins to jail...",
  926.        smp_processor_id());
  927. #endif
  928. penguins_are_doing_time = 1;
  929. membar("#StoreStore | #LoadStore");
  930. atomic_inc(&smp_capture_registry);
  931. smp_cross_call(&xcall_capture, 0, 0, 0);
  932. while (atomic_read(&smp_capture_registry) != ncpus)
  933. membar("#LoadLoad");
  934. #ifdef CAPTURE_DEBUG
  935. printk("donen");
  936. #endif
  937. }
  938. }
  939. }
  941. void smp_release(void)
  942. {
  943. if (smp_processors_ready) {
  944. if (atomic_dec_and_test(&smp_capture_depth)) {
  945. #ifdef CAPTURE_DEBUG
  946. printk("CPU[%d]: Giving pardon to imprisoned penguinsn",
  947.        smp_processor_id());
  948. #endif
  949. penguins_are_doing_time = 0;
  950. membar("#StoreStore | #StoreLoad");
  951. atomic_dec(&smp_capture_registry);
  952. }
  953. }
  954. }
  956. /* Imprisoned penguins run with %pil == 15, but PSTATE_IE set, so they
  957.  * can service tlb flush xcalls...
  958.  */
  959. extern void prom_world(int);
  960. extern void save_alternate_globals(unsigned long *);
  961. extern void restore_alternate_globals(unsigned long *);
  962. void smp_penguin_jailcell(int irq, struct pt_regs *regs)
  963. {
  964. unsigned long global_save[24];
  966. clear_softint(1 << irq);
  968. __asm__ __volatile__("flushw");
  969. save_alternate_globals(global_save);
  970. prom_world(1);
  971. atomic_inc(&smp_capture_registry);
  972. membar("#StoreLoad | #StoreStore");
  973. while (penguins_are_doing_time)
  974. membar("#LoadLoad");
  975. restore_alternate_globals(global_save);
  976. atomic_dec(&smp_capture_registry);
  977. prom_world(0);
  978. }
  980. extern unsigned long xcall_promstop;
  982. void smp_promstop_others(void)
  983. {
  984. if (smp_processors_ready)
  985. smp_cross_call(&xcall_promstop, 0, 0, 0);
  986. }
  988. extern void sparc64_do_profile(unsigned long pc, unsigned long o7);
  990. static unsigned long current_tick_offset;
  992. #define prof_multiplier(__cpu) cpu_data[(__cpu)].multiplier
  993. #define prof_counter(__cpu) cpu_data[(__cpu)].counter
  995. void smp_percpu_timer_interrupt(struct pt_regs *regs)
  996. {
  997. unsigned long compare, tick, pstate;
  998. int cpu = smp_processor_id();
  999. int user = user_mode(regs);
  1001. /*
  1002.  * Check for level 14 softint.
  1003.  */
  1004. {
  1005. unsigned long tick_mask;
  1007. if (SPARC64_USE_STICK)
  1008. tick_mask = (1UL << 16);
  1009. else
  1010. tick_mask = (1UL << 0);
  1012. if (!(get_softint() & tick_mask)) {
  1013. extern void handler_irq(int, struct pt_regs *);
  1015. handler_irq(14, regs);
  1016. return;
  1017. }
  1018. clear_softint(tick_mask);
  1019. }
  1021. do {
  1022. if (!user)
  1023. sparc64_do_profile(regs->tpc, regs->u_regs[UREG_RETPC]);
  1024. if (!--prof_counter(cpu)) {
  1025. if (cpu == boot_cpu_id) {
  1026. irq_enter(cpu, 0);
  1028. kstat.irqs[cpu][0]++;
  1029. timer_tick_interrupt(regs);
  1031. irq_exit(cpu, 0);
  1032. }
  1034. update_process_times(user);
  1036. prof_counter(cpu) = prof_multiplier(cpu);
  1037. }
  1039. /* Guarentee that the following sequences execute
  1040.  * uninterrupted.
  1041.  */
  1042. __asm__ __volatile__("rdpr %%pstate, %0nt"
  1043.      "wrpr %0, %1, %%pstate"
  1044.      : "=r" (pstate)
  1045.      : "i" (PSTATE_IE));
  1047. /* Workaround for Spitfire Errata (#54 I think??), I discovered
  1048.  * this via Sun BugID 4008234, mentioned in Solaris-2.5.1 patch
  1049.  * number 103640.
  1050.  *
  1051.  * On Blackbird writes to %tick_cmpr can fail, the
  1052.  * workaround seems to be to execute the wr instruction
  1053.  * at the start of an I-cache line, and perform a dummy
  1054.  * read back from %tick_cmpr right after writing to it. -DaveM
  1055.  *
  1056.  * Just to be anal we add a workaround for Spitfire
  1057.  * Errata 50 by preventing pipeline bypasses on the
  1058.  * final read of the %tick register into a compare
  1059.  * instruction.  The Errata 50 description states
  1060.  * that %tick is not prone to this bug, but I am not
  1061.  * taking any chances.
  1062.  */
  1063. if (!SPARC64_USE_STICK) {
  1064. __asm__ __volatile__("rd %%tick_cmpr, %0nt"
  1065.      "ba,pt %%xcc, 1fnt"
  1066.      " add %0, %2, %0nt"
  1067.      ".align 64n"
  1068.   "1: wr %0, 0x0, %%tick_cmprnt"
  1069.      "rd %%tick_cmpr, %%g0nt"
  1070.      "rd %%tick, %1nt"
  1071.      "mov %1, %1"
  1072.      : "=&r" (compare), "=r" (tick)
  1073.      : "r" (current_tick_offset));
  1074. } else {
  1075. __asm__ __volatile__("rd %%asr25, %0nt"
  1076.      "add %0, %2, %0nt"
  1077.      "wr %0, 0x0, %%asr25nt"
  1078.      "rd %%asr24, %1nt"
  1079.      : "=&r" (compare), "=r" (tick)
  1080.      : "r" (current_tick_offset));
  1081. }
  1083. /* Restore PSTATE_IE. */
  1084. __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
  1085.      : /* no outputs */
  1086.      : "r" (pstate));
  1087. } while (tick >= compare);
  1088. }
  1090. static void __init smp_setup_percpu_timer(void)
  1091. {
  1092. int cpu = smp_processor_id();
  1093. unsigned long pstate;
  1095. prof_counter(cpu) = prof_multiplier(cpu) = 1;
  1097. /* Guarentee that the following sequences execute
  1098.  * uninterrupted.
  1099.  */
  1100. __asm__ __volatile__("rdpr %%pstate, %0nt"
  1101.      "wrpr %0, %1, %%pstate"
  1102.      : "=r" (pstate)
  1103.      : "i" (PSTATE_IE));
  1105. /* Workaround for Spitfire Errata (#54 I think??), I discovered
  1106.  * this via Sun BugID 4008234, mentioned in Solaris-2.5.1 patch
  1107.  * number 103640.
  1108.  *
  1109.  * On Blackbird writes to %tick_cmpr can fail, the
  1110.  * workaround seems to be to execute the wr instruction
  1111.  * at the start of an I-cache line, and perform a dummy
  1112.  * read back from %tick_cmpr right after writing to it. -DaveM
  1113.  */
  1114. if (!SPARC64_USE_STICK) {
  1115. __asm__ __volatile__(
  1116. "rd %%tick, %%g1nt"
  1117. "ba,pt %%xcc, 1fnt"
  1118. " add %%g1, %0, %%g1nt"
  1119. ".align 64n"
  1120. "1: wr %%g1, 0x0, %%tick_cmprnt"
  1121. "rd %%tick_cmpr, %%g0"
  1122. : /* no outputs */
  1123. : "r" (current_tick_offset)
  1124. : "g1");
  1125. } else {
  1126. __asm__ __volatile__(
  1127. "rd %%asr24, %%g1nt"
  1128. "add %%g1, %0, %%g1nt"
  1129. "wr %%g1, 0x0, %%asr25"
  1130. : /* no outputs */
  1131. : "r" (current_tick_offset)
  1132. : "g1");
  1133. }
  1135. /* Restore PSTATE_IE. */
  1136. __asm__ __volatile__("wrpr %0, 0x0, %%pstate"
  1137.      : /* no outputs */
  1138.      : "r" (pstate));
  1139. }
  1141. void __init smp_tick_init(void)
  1142. {
  1143. int i;
  1145. boot_cpu_id = hard_smp_processor_id();
  1146. current_tick_offset = timer_tick_offset;
  1147. cpu_present_map = 0;
  1148. for (i = 0; i < linux_num_cpus; i++)
  1149. cpu_present_map |= (1UL << linux_cpus[i].mid);
  1150. for (i = 0; i < NR_CPUS; i++) {
  1151. __cpu_number_map[i] = -1;
  1152. __cpu_logical_map[i] = -1;
  1153. }
  1154. __cpu_number_map[boot_cpu_id] = 0;
  1155. prom_cpu_nodes[boot_cpu_id] = linux_cpus[0].prom_node;
  1156. __cpu_logical_map[0] = boot_cpu_id;
  1157. current->processor = boot_cpu_id;
  1158. prof_counter(boot_cpu_id) = prof_multiplier(boot_cpu_id) = 1;
  1159. }
  1161. static inline unsigned long find_flush_base(unsigned long size)
  1162. {
  1163. struct page *p = mem_map;
  1164. unsigned long found, base;
  1166. size = PAGE_ALIGN(size);
  1167. found = size;
  1168. base = (unsigned long) page_address(p);
  1169. while (found != 0) {
  1170. /* Failure. */
  1171. if (p >= (mem_map + max_mapnr))
  1172. return 0UL;
  1173. if (PageReserved(p)) {
  1174. found = size;
  1175. base = (unsigned long) page_address(p);
  1176. } else {
  1177. found -= PAGE_SIZE;
  1178. }
  1179. p++;
  1180. }
  1181. return base;
  1182. }
  1184. /* /proc/profile writes can call this, don't __init it please. */
  1185. int setup_profiling_timer(unsigned int multiplier)
  1186. {
  1187. unsigned long flags;
  1188. int i;
  1190. if ((!multiplier) || (timer_tick_offset / multiplier) < 1000)
  1191. return -EINVAL;
  1193. save_and_cli(flags);
  1194. for (i = 0; i < NR_CPUS; i++) {
  1195. if (cpu_present_map & (1UL << i))
  1196. prof_multiplier(i) = multiplier;
  1197. }
  1198. current_tick_offset = (timer_tick_offset / multiplier);
  1199. restore_flags(flags);
  1201. return 0;
  1202. }