开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
pci_ops.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：13k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

pci_ops.c：源码内容
  1. /***********************************************************************
  2.  * Copyright 2001 MontaVista Software Inc.
  3.  * Author: MontaVista Software, Inc.
  4.  *              ahennessy@mvista.com       
  5.  *
  6.  * Copyright (C) 2000-2001 Toshiba Corporation 
  7.  *
  8.  * Based on arch/mips/ddb5xxx/ddb5477/pci_ops.c
  9.  *
  10.  *     Define the pci_ops for JMR3927.
  11.  *
  12.  * Much of the code is derived from the original DDB5074 port by 
  13.  * Geert Uytterhoeven <geert@sonycom.com>
  14.  *
  15.  *  This program is free software; you can redistribute  it and/or modify it
  16.  *  under  the terms of  the GNU General  Public License as published by the
  17.  *  Free Software Foundation;  either version 2 of the  License, or (at your
  18.  *  option) any later version.
  19.  *
  20.  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  21.  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  22.  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  23.  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  24.  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  25.  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  26.  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  27.  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  28.  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  29.  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  30.  *
  31.  *  You should have received a copy of the  GNU General Public License along
  32.  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  33.  *  675 Mass Ave, Cambridge, MA 02139, USA.
  34.  ***********************************************************************
  35.  */
  36. #include <linux/types.h>
  37. #include <linux/pci.h>
  38. #include <linux/kernel.h>
  39. #include <linux/init.h>
  40. #include <linux/config.h>
  42. #include <asm/addrspace.h>
  43. #include <asm/pci_channel.h>
  44. #include <asm/jmr3927/jmr3927.h>
  45. #include <asm/debug.h>
  47. struct resource pci_io_resource = {
  48. "pci IO space", 
  49. 0x1000,  /* reserve regacy I/O space */
  50. 0x1000 + JMR3927_PCIIO_SIZE -1,
  51. IORESOURCE_IO};
  53. struct resource pci_mem_resource = {
  54. "pci memory space", 
  55. JMR3927_PCIMEM,
  56. JMR3927_PCIMEM + JMR3927_PCIMEM_SIZE -1,
  57. IORESOURCE_MEM};
  59. extern struct pci_ops jmr3927_pci_ops;
  61. struct pci_channel mips_pci_channels[] = {
  62. { &jmr3927_pci_ops, &pci_io_resource, &pci_mem_resource, 0, 0xff },
  63. { NULL, NULL, NULL, NULL, NULL}
  64. };
  66. unsigned int pcibios_assign_all_busses(void)
  67. {
  68. return 1;
  69. }                           
  71. static int
  72. mkaddr(unsigned char bus, unsigned char dev_fn, unsigned char where, int *flagsp)
  73. {
  74. if (bus == 0 && dev_fn >= PCI_DEVFN(TX3927_PCIC_MAX_DEVNU, 0))
  75. return -1;
  77. tx3927_pcicptr->ica = ((bus    & 0xff) << 0x10) |
  78.                       ((dev_fn & 0xff) << 0x08) |
  79.                       (where  & 0xfc);
  80. /* clear M_ABORT and Disable M_ABORT Int. */
  81. tx3927_pcicptr->pcistat |= PCI_STATUS_REC_MASTER_ABORT;
  82. tx3927_pcicptr->pcistatim &= ~PCI_STATUS_REC_MASTER_ABORT;
  83. return 0;
  84. }
  86. static int
  87. check_abort(int flags)
  88. {
  89. int code = PCIBIOS_SUCCESSFUL;
  90. if (tx3927_pcicptr->pcistat & PCI_STATUS_REC_MASTER_ABORT) {
  91. tx3927_pcicptr->pcistat |= PCI_STATUS_REC_MASTER_ABORT;
  92. tx3927_pcicptr->pcistatim |= PCI_STATUS_REC_MASTER_ABORT;
  93. code =PCIBIOS_DEVICE_NOT_FOUND;
  94. }
  95. return code;
  96. }
  98. /*
  99.  * We can't address 8 and 16 bit words directly.  Instead we have to
  100.  * read/write a 32bit word and mask/modify the data we actually want.
  101.  */
  102. static int jmr3927_pcibios_read_config_byte (struct pci_dev *dev,
  103.      int where,
  104.      unsigned char *val)
  105. {
  106. int flags;
  107. unsigned char bus, func_num;
  109. db_assert((where & 3) == 0);
  110. db_assert(where < (1 << 8));  
  112. /* check if the bus is top-level */
  113. if (dev->bus->parent != NULL) {
  114. bus = dev->bus->number;
  115. db_assert(bus != 0);
  116. } else {
  117. bus = 0;
  118. }                               
  120. func_num = PCI_FUNC(dev->devfn);
  121. if (mkaddr(bus, dev->devfn, where, &flags))
  122. return -1;
  123. *val = *(volatile u8 *)((ulong)&tx3927_pcicptr->icd | (where&3));
  124. return check_abort(flags);
  125. }
  127. static int jmr3927_pcibios_read_config_word (struct pci_dev *dev,
  128.      int where,
  129.      unsigned short *val)
  130. {
  131. int flags;
  132. unsigned char bus, func_num;
  134. if (where & 1)
  135. return PCIBIOS_BAD_REGISTER_NUMBER;
  137. db_assert((where & 3) == 0);
  138. db_assert(where < (1 << 8));  
  140. /* check if the bus is top-level */
  141. if (dev->bus->parent != NULL) {
  142. bus = dev->bus->number;
  143. db_assert(bus != 0);
  144. } else {
  145. bus = 0;
  146. }                               
  148. func_num = PCI_FUNC(dev->devfn);
  149. if (mkaddr(bus, dev->devfn, where, &flags))
  150. return -1;
  151. *val = le16_to_cpu(*(volatile u16 *)((ulong)&tx3927_pcicptr->icd | (where&3)));
  152. return check_abort(flags);
  153. }
  155. static int jmr3927_pcibios_read_config_dword (struct pci_dev *dev,
  156.       int where,
  157.       unsigned int *val)
  158. {
  159. int flags;
  160. unsigned char bus, func_num;
  162. if (where & 3)
  163. return PCIBIOS_BAD_REGISTER_NUMBER;
  165. db_assert((where & 3) == 0);
  166. db_assert(where < (1 << 8));  
  168. /* check if the bus is top-level */
  169. if (dev->bus->parent != NULL) {
  170. bus = dev->bus->number;
  171. db_assert(bus != 0);
  172. } else {
  173. bus = 0;
  174. }                               
  176. func_num = PCI_FUNC(dev->devfn);
  177. if (mkaddr(bus, dev->devfn, where, &flags))
  178. return -1;
  179. *val = le32_to_cpu(tx3927_pcicptr->icd);
  180. return check_abort(flags);
  181. }
  183. static int jmr3927_pcibios_write_config_byte (struct pci_dev *dev,
  184.       int where,
  185.       unsigned char val)
  186. {
  187. int flags;
  188. unsigned char bus, func_num;
  190. /* check if the bus is top-level */
  191. if (dev->bus->parent != NULL) {
  192. bus = dev->bus->number;
  193. db_assert(bus != 0);
  194. } else {
  195. bus = 0;
  196. }                               
  198. func_num = PCI_FUNC(dev->devfn);
  199. if (mkaddr(bus, dev->devfn, where, &flags))
  200. return -1;
  201. *(volatile u8 *)((ulong)&tx3927_pcicptr->icd | (where&3)) = val;
  202. return check_abort(flags);
  203. }
  205. static int jmr3927_pcibios_write_config_word (struct pci_dev *dev,
  206.       int where,
  207.       unsigned short val)
  208. {
  209. int flags;
  210. unsigned char bus, func_num;
  212. if (where & 1)
  213. return PCIBIOS_BAD_REGISTER_NUMBER;
  215. /* check if the bus is top-level */
  216. if (dev->bus->parent != NULL) {
  217. bus = dev->bus->number;
  218. db_assert(bus != 0);
  219. } else {
  220. bus = 0;
  221. }                               
  223. func_num = PCI_FUNC(dev->devfn);
  224. if (mkaddr(bus, dev->devfn, where, &flags))
  225. return -1;
  226. *(volatile u16 *)((ulong)&tx3927_pcicptr->icd | (where&3)) = cpu_to_le16(val);
  227. return check_abort(flags);
  228. }
  230. static int jmr3927_pcibios_write_config_dword (struct pci_dev *dev,
  231.        int where,
  232.        unsigned int val)
  233. {
  234. int flags;
  235. unsigned char bus, func_num;
  237. if (where & 3)
  238. return PCIBIOS_BAD_REGISTER_NUMBER;
  240. /* check if the bus is top-level */
  241. if (dev->bus->parent != NULL) {
  242. bus = dev->bus->number;
  243. db_assert(bus != 0);
  244. } else {
  245. bus = 0;
  246. }                               
  248. func_num = PCI_FUNC(dev->devfn);
  249. if (mkaddr(bus, dev->devfn, where, &flags))
  250. return -1;
  251. tx3927_pcicptr->icd = cpu_to_le32(val);
  252. return check_abort(flags);
  253. }
  254. struct pci_ops jmr3927_pci_ops = {
  255. jmr3927_pcibios_read_config_byte,
  256. jmr3927_pcibios_read_config_word,
  257. jmr3927_pcibios_read_config_dword,
  258. jmr3927_pcibios_write_config_byte,
  259. jmr3927_pcibios_write_config_word,
  260. jmr3927_pcibios_write_config_dword
  261. };
  263. #ifndef JMR3927_INIT_INDIRECT_PCI
  264. inline unsigned long tc_readl(volatile __u32 *addr)
  265. {
  266. return readl(addr);
  267. }
  268. inline void tc_writel(unsigned long data, volatile __u32 *addr)
  269. {
  270. writel(data, addr);
  271. }
  272. #else
  273. unsigned long tc_readl(volatile __u32 *addr)
  274. {
  275. unsigned long val;
  277. addr = PHYSADDR(addr);
  278. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipciaddr =  (unsigned long)addr;
  279. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcibe =  
  280.     (PCI_IPCIBE_ICMD_MEMREAD << PCI_IPCIBE_ICMD_SHIFT) | PCI_IPCIBE_IBE_LONG;
  281. while (!(tx3927_pcicptr->istat & PCI_ISTAT_IDICC)) ;
  282. val = le32_to_cpu(*(volatile u32 *)(ulong)&tx3927_pcicptr->ipcidata);
  283. /* clear by setting */
  284. tx3927_pcicptr->istat |= PCI_ISTAT_IDICC;
  285. return val;
  286. }
  287. void tc_writel(unsigned long data, volatile __u32 *addr)
  288. {
  289. addr = PHYSADDR(addr);
  290. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcidata = cpu_to_le32(data);
  291. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipciaddr =  (unsigned long)addr;
  292. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcibe =  
  293.     (PCI_IPCIBE_ICMD_MEMWRITE << PCI_IPCIBE_ICMD_SHIFT)  | PCI_IPCIBE_IBE_LONG;
  294. while (!(tx3927_pcicptr->istat & PCI_ISTAT_IDICC)) ;
  295. /* clear by setting */
  296. tx3927_pcicptr->istat |= PCI_ISTAT_IDICC;
  297. }
  298. unsigned char tx_ioinb(unsigned char *addr)
  299. {
  300. unsigned long val;
  301. __u32 ioaddr;
  302. int offset;
  303. int byte;
  305. ioaddr = (unsigned long)addr;
  306.         offset = ioaddr & 0x3;
  307. if (offset == 0)
  308. byte = 0x7;
  309. else if (offset == 1)
  310. byte = 0xb;
  311. else if (offset == 2)
  312. byte = 0xd;
  313. else if (offset == 3)
  314. byte = 0xe;
  315. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipciaddr =  (unsigned long)ioaddr;
  316. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcibe =  
  317.     (PCI_IPCIBE_ICMD_IOREAD << PCI_IPCIBE_ICMD_SHIFT) | byte;
  318. while (!(tx3927_pcicptr->istat & PCI_ISTAT_IDICC)) ;
  319. val = le32_to_cpu(*(volatile u32 *)(ulong)&tx3927_pcicptr->ipcidata);
  320. val = val & 0xff;
  321. /* clear by setting */
  322. tx3927_pcicptr->istat |= PCI_ISTAT_IDICC;
  323. return val;
  324. }
  325. void tx_iooutb(unsigned long data, unsigned char *addr)
  326. {
  327. __u32 ioaddr;
  328. int offset;
  329. int byte;
  331. data = data | (data << 8) | (data << 16) | (data << 24);
  332. ioaddr = (unsigned long)addr;
  333.         offset = ioaddr & 0x3;
  334. if (offset == 0)
  335. byte = 0x7;
  336. else if (offset == 1)
  337. byte = 0xb;
  338. else if (offset == 2)
  339. byte = 0xd;
  340. else if (offset == 3)
  341. byte = 0xe;
  342. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcidata = data;
  343. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipciaddr =  (unsigned long)ioaddr;
  344. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcibe =  
  345.     (PCI_IPCIBE_ICMD_IOWRITE << PCI_IPCIBE_ICMD_SHIFT)  | byte;
  346. while (!(tx3927_pcicptr->istat & PCI_ISTAT_IDICC)) ;
  347. /* clear by setting */
  348. tx3927_pcicptr->istat |= PCI_ISTAT_IDICC;
  349. }
  350. unsigned short tx_ioinw(unsigned short *addr)
  351. {
  352. unsigned long val;
  353. __u32 ioaddr;
  354. int offset;
  355. int byte;
  357. ioaddr = (unsigned long)addr;
  358.         offset = ioaddr & 0x3;
  359. if (offset == 0)
  360. byte = 0x3;
  361. else if (offset == 2)
  362. byte = 0xc;
  363. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipciaddr =  (unsigned long)ioaddr;
  364. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcibe =  
  365.     (PCI_IPCIBE_ICMD_IOREAD << PCI_IPCIBE_ICMD_SHIFT) | byte;
  366. while (!(tx3927_pcicptr->istat & PCI_ISTAT_IDICC)) ;
  367. val = le32_to_cpu(*(volatile u32 *)(ulong)&tx3927_pcicptr->ipcidata);
  368. val = val & 0xffff;
  369. /* clear by setting */
  370. tx3927_pcicptr->istat |= PCI_ISTAT_IDICC;
  371. return val;
  373. }
  374. void tx_iooutw(unsigned long data, unsigned short *addr)
  375. {
  376. __u32 ioaddr;
  377. int offset;
  378. int byte;
  380. data = data | (data << 16);
  381. ioaddr = (unsigned long)addr;
  382.         offset = ioaddr & 0x3;
  383. if (offset == 0)
  384. byte = 0x3;
  385. else if (offset == 2)
  386. byte = 0xc;
  387. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcidata = data;
  388. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipciaddr =  (unsigned long)ioaddr;
  389. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcibe =  
  390.     (PCI_IPCIBE_ICMD_IOWRITE << PCI_IPCIBE_ICMD_SHIFT)  | byte;
  391. while (!(tx3927_pcicptr->istat & PCI_ISTAT_IDICC)) ;
  392. /* clear by setting */
  393. tx3927_pcicptr->istat |= PCI_ISTAT_IDICC;
  394. }
  395. unsigned long tx_ioinl(unsigned int *addr)
  396. {
  397. unsigned long val;
  398. __u32 ioaddr;
  400. ioaddr = (unsigned long)addr;
  401. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipciaddr =  (unsigned long)ioaddr;
  402. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcibe =  
  403.     (PCI_IPCIBE_ICMD_IOREAD << PCI_IPCIBE_ICMD_SHIFT) | PCI_IPCIBE_IBE_LONG;
  404. while (!(tx3927_pcicptr->istat & PCI_ISTAT_IDICC)) ;
  405. val = le32_to_cpu(*(volatile u32 *)(ulong)&tx3927_pcicptr->ipcidata);
  406. /* clear by setting */
  407. tx3927_pcicptr->istat |= PCI_ISTAT_IDICC;
  408. return val;
  409. }
  410. void tx_iooutl(unsigned long data, unsigned int *addr)
  411. {
  412. __u32 ioaddr;
  414. ioaddr = (unsigned long)addr;
  415. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcidata = cpu_to_le32(data);
  416. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipciaddr =  (unsigned long)ioaddr;
  417. *(volatile u32 *)(ulong)&tx3927_pcicptr->ipcibe =  
  418.     (PCI_IPCIBE_ICMD_IOWRITE << PCI_IPCIBE_ICMD_SHIFT)  | PCI_IPCIBE_IBE_LONG;
  419. while (!(tx3927_pcicptr->istat & PCI_ISTAT_IDICC)) ;
  420. /* clear by setting */
  421. tx3927_pcicptr->istat |= PCI_ISTAT_IDICC;
  422. }
  423. void tx_insbyte(unsigned char *addr,void *buffer,unsigned int count)
  424. {
  425. unsigned char *ptr = (unsigned char *) buffer;
  427. while (count--) {
  428. *ptr++ = tx_ioinb(addr);
  429. }
  430. }
  431. void tx_insword(unsigned short *addr,void *buffer,unsigned int count)
  432. {
  433. unsigned short *ptr = (unsigned short *) buffer;
  435. while (count--) {
  436. *ptr++ = tx_ioinw(addr);
  437. }
  438. }
  439. void tx_inslong(unsigned int *addr,void *buffer,unsigned int count)
  440. {
  441. unsigned long *ptr = (unsigned long *) buffer;
  443. while (count--) {
  444. *ptr++ = tx_ioinl(addr);
  445. }
  446. }
  447. void tx_outsbyte(unsigned char *addr,void *buffer,unsigned int count)
  448. {
  449. unsigned char *ptr = (unsigned char *) buffer;
  451. while (count--) {
  452. tx_iooutb(*ptr++,addr);
  453. }
  454. }
  455. void tx_outsword(unsigned short *addr,void *buffer,unsigned int count)
  456. {
  457. unsigned short *ptr = (unsigned short *) buffer;
  459. while (count--) {
  460. tx_iooutw(*ptr++,addr);
  461. }
  462. }
  463. void tx_outslong(unsigned int *addr,void *buffer,unsigned int count)
  464. {
  465. unsigned long *ptr = (unsigned long *) buffer;
  467. while (count--) {
  468. tx_iooutl(*ptr++,addr);
  469. }
  470. }
  471. #endif