开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
setup.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：15k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

setup.c：源码内容
  1. /***********************************************************************
  2.  *
  3.  * Copyright 2001 MontaVista Software Inc.
  4.  * Author: MontaVista Software, Inc.
  5.  *              ahennessy@mvista.com       
  6.  *
  7.  * Based on arch/mips/ddb5xxx/ddb5477/setup.c
  8.  *
  9.  *     Setup file for JMR3927.
  10.  *
  11.  * Copyright (C) 2000-2001 Toshiba Corporation 
  12.  *
  13.  *  This program is free software; you can redistribute  it and/or modify it
  14.  *  under  the terms of  the GNU General  Public License as published by the
  15.  *  Free Software Foundation;  either version 2 of the  License, or (at your
  16.  *  option) any later version.
  17.  *
  18.  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  19.  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  20.  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  21.  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  22.  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  23.  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  24.  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  25.  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  26.  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  27.  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  28.  *
  29.  *  You should have received a copy of the  GNU General Public License along
  30.  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  31.  *  675 Mass Ave, Cambridge, MA 02139, USA.
  32.  *
  33.  ***********************************************************************
  34.  */
  36. #include <linux/config.h>
  37. #include <linux/init.h>
  38. #include <linux/kernel.h>
  39. #include <linux/kdev_t.h>
  40. #include <linux/types.h>
  41. #include <linux/console.h>
  42. #include <linux/sched.h>
  43. #include <linux/pci.h>
  44. #include <linux/ide.h>
  45. #include <linux/fs.h> /* for ROOT_DEV */
  46. #include <linux/ioport.h>
  47. #include <linux/param.h> /* for HZ */
  48. #include <linux/delay.h>
  50. #include <asm/addrspace.h>
  51. #include <asm/time.h>
  52. #include <asm/bcache.h>
  53. #include <asm/irq.h>
  54. #include <asm/reboot.h>
  55. #include <asm/gdb-stub.h>
  56. #include <asm/jmr3927/jmr3927.h>
  57. #include <asm/mipsregs.h>
  59. /* Tick Timer divider */
  60. #define JMR3927_TIMER_CCD 0 /* 1/2 */
  61. #define JMR3927_TIMER_CLK (JMR3927_IMCLK / (2 << JMR3927_TIMER_CCD))
  63. unsigned char led_state = 0xf;
  65. struct {
  66.     struct resource ram0;
  67.     struct resource ram1;
  68.     struct resource pcimem;
  69.     struct resource iob;
  70.     struct resource ioc;
  71.     struct resource pciio;
  72.     struct resource jmy1394;
  73.     struct resource rom1;
  74.     struct resource rom0;
  75.     struct resource sio0;
  76.     struct resource sio1;
  77. } jmr3927_resources = {
  78.     { "RAM0",           0,         0x01FFFFFF,  IORESOURCE_MEM },
  79.     { "RAM1",          0x02000000, 0x03FFFFFF,  IORESOURCE_MEM },
  80.     { "PCIMEM",        0x08000000, 0x07FFFFFF,  IORESOURCE_MEM },
  81.     { "IOB",           0x10000000, 0x13FFFFFF                  },
  82.     { "IOC",           0x14000000, 0x14FFFFFF                  },
  83.     { "PCIIO",         0x15000000, 0x15FFFFFF                  },
  84.     { "JMY1394",       0x1D000000, 0x1D3FFFFF                  },
  85.     { "ROM1",          0x1E000000, 0x1E3FFFFF                  },
  86.     { "ROM0",          0x1FC00000, 0x1FFFFFFF                  },
  87.     { "SIO0",          0xFFFEF300, 0xFFFEF3FF                  },
  88.     { "SIO1",          0xFFFEF400, 0xFFFEF4FF                  },
  89. };
  91. /* don't enable - see errata */
  92. int jmr3927_ccfg_toeon = 0;
  94. static inline void do_reset(void)
  95. {
  96. #ifdef CONFIG_TC35815
  97. extern void tc35815_killall(void);
  98. tc35815_killall();
  99. #endif
  100. #if 1 /* Resetting PCI bus */
  101. jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
  102. jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI, JMR3927_IOC_RESET_ADDR);
  103. (void)jmr3927_ioc_reg_in(JMR3927_IOC_RESET_ADDR); /* flush WB */
  104. mdelay(1);
  105. jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
  106. #endif
  107. jmr3927_ioc_reg_out(JMR3927_IOC_RESET_CPU, JMR3927_IOC_RESET_ADDR);
  108. }
  110. static void jmr3927_machine_restart(char *command)
  111. {
  112. cli();
  113. puts("Rebooting...");
  114. do_reset();
  115. }
  117. static void jmr3927_machine_halt(void)
  118. {
  119. puts("JMR-TX3927 halted.n");
  120. while (1);
  121. }
  123. static void jmr3927_machine_power_off(void)
  124. {
  125. puts("JMR-TX3927 halted. Please turn off the power.n");
  126. while (1);
  127. }
  129. #define USE_RTC_DS1742
  130. #ifdef USE_RTC_DS1742
  131. extern void rtc_ds1742_init(unsigned long base);
  132. #endif
  133. static void __init jmr3927_time_init(void)
  134. {
  135. #ifdef USE_RTC_DS1742
  136. if (jmr3927_have_nvram()) {
  137.         rtc_ds1742_init(JMR3927_IOC_NVRAMB_ADDR);
  138. }
  139. #endif
  140. }
  142. unsigned long jmr3927_do_gettimeoffset(void);
  143. extern int setup_irq(unsigned int irq, struct irqaction *irqaction);
  144. static void __init jmr3927_timer_setup(struct irqaction *irq)
  145. {
  146. do_gettimeoffset = jmr3927_do_gettimeoffset;
  148. jmr3927_tmrptr->cpra = JMR3927_TIMER_CLK / HZ;
  149. jmr3927_tmrptr->itmr = TXx927_TMTITMR_TIIE | TXx927_TMTITMR_TZCE;
  150. jmr3927_tmrptr->ccdr = JMR3927_TIMER_CCD;
  151. jmr3927_tmrptr->tcr =
  152. TXx927_TMTCR_TCE | TXx927_TMTCR_CCDE | TXx927_TMTCR_TMODE_ITVL;
  154. setup_irq(JMR3927_IRQ_TICK, irq);
  155. }
  157. #define USECS_PER_JIFFY (1000000/HZ)
  158. unsigned long jmr3927_do_gettimeoffset(void)
  159. {
  160.        unsigned long count;
  161.        unsigned long res = 0;
  163.        /* MUST read TRR before TISR. */
  164.        count = jmr3927_tmrptr->trr;
  166.        if (jmr3927_tmrptr->tisr & TXx927_TMTISR_TIIS) {
  167.                /* timer interrupt is pending.  use Max value. */
  168.                res = USECS_PER_JIFFY - 1;
  169.        } else {
  170.                /* convert to usec */
  171.                /* res = count / (JMR3927_TIMER_CLK / 1000000); */
  172.                res = (count << 7) / ((JMR3927_TIMER_CLK << 7) / 1000000);
  174.                /*
  175.                 * Due to possible jiffies inconsistencies, we need to check
  176.                 * the result so that we'll get a timer that is monotonic.
  177.                 */
  178.                if (res >= USECS_PER_JIFFY)
  179.                        res = USECS_PER_JIFFY-1;
  180.        }
  182.        return res;
  183. }                                         
  185. #if defined(CONFIG_BLK_DEV_INITRD)
  186. extern unsigned long __rd_start, __rd_end, initrd_start, initrd_end;
  187. #endif 
  189. //#undef DO_WRITE_THROUGH
  190. #define DO_WRITE_THROUGH
  191. #define DO_ENABLE_CACHE
  193. extern char * __init prom_getcmdline(void);
  194. static void jmr3927_board_init(void);
  195. extern void jmr3927_irq_setup(void);
  196. extern struct resource pci_io_resource;
  197. extern struct resource pci_mem_resource;
  198. void __init jmr3927_setup(void)
  199. {
  200. extern int panic_timeout;
  201. char *argptr;
  203. irq_setup = jmr3927_irq_setup;
  204. mips_io_port_base = JMR3927_PORT_BASE + JMR3927_PCIIO;
  206. board_time_init = jmr3927_time_init;
  207. board_timer_setup = jmr3927_timer_setup;
  209. _machine_restart = jmr3927_machine_restart;
  210. _machine_halt = jmr3927_machine_halt;
  211. _machine_power_off = jmr3927_machine_power_off;
  213. /*
  214.  * IO/MEM resources. 
  215.  */
  216. ioport_resource.start = pci_io_resource.start;
  217. ioport_resource.end = pci_io_resource.end;
  218. iomem_resource.start = pci_mem_resource.start;
  219. iomem_resource.end = pci_mem_resource.end;
  221. /* Reboot on panic */
  222. panic_timeout = 180;
  224. {
  225. unsigned int conf;
  226. conf = read_32bit_cp0_register(CP0_CONF);
  227. }
  229. #if 1
  230. /* cache setup */
  231. {
  232. unsigned int conf;
  233. #ifdef DO_ENABLE_CACHE
  234. int mips_ic_disable = 0, mips_dc_disable = 0;
  235. #else
  236. int mips_ic_disable = 1, mips_dc_disable = 1;
  237. #endif
  238. #ifdef DO_WRITE_THROUGH
  239. int mips_config_cwfon = 0;
  240. int mips_config_wbon = 0;
  241. #else
  242. int mips_config_cwfon = 1;
  243. int mips_config_wbon = 1;
  244. #endif
  246. conf = read_32bit_cp0_register(CP0_CONF);
  247. conf &= ~(TX39_CONF_ICE | TX39_CONF_DCE | TX39_CONF_WBON | TX39_CONF_CWFON);
  248. conf |= mips_ic_disable ? 0 : TX39_CONF_ICE;
  249. conf |= mips_dc_disable ? 0 : TX39_CONF_DCE;
  250. conf |= mips_config_wbon ? TX39_CONF_WBON : 0;
  251. conf |= mips_config_cwfon ? TX39_CONF_CWFON : 0;
  253. write_32bit_cp0_register(CP0_CONF, conf);
  254. write_32bit_cp0_register(CP0_TX39_CACHE, 0);
  255. }
  256. #endif
  258. /* initialize board */
  259. jmr3927_board_init();
  261. argptr = prom_getcmdline();
  263. if ((argptr = strstr(argptr, "toeon")) != NULL) {
  264. jmr3927_ccfg_toeon = 1;
  265. }
  266. argptr = prom_getcmdline();
  267. if ((argptr = strstr(argptr, "ip=")) == NULL) {
  268. argptr = prom_getcmdline();
  269. strcat(argptr, " ip=bootp");
  270. }
  272. #ifdef CONFIG_TXX927_SERIAL_CONSOLE
  273. argptr = prom_getcmdline();
  274. if ((argptr = strstr(argptr, "console=")) == NULL) {
  275. argptr = prom_getcmdline();
  276. strcat(argptr, " console=ttyS1,115200");
  277. }
  278. #endif                                             
  279. }
  280.  
  282. static void tx3927_setup(void);
  284. #ifdef CONFIG_PCI
  285. unsigned long mips_pci_io_base;
  286. unsigned long mips_pci_io_size;
  287. unsigned long mips_pci_mem_base;
  288. unsigned long mips_pci_mem_size;
  289. /* for legacy I/O, PCI I/O PCI Bus address must be 0 */
  290. unsigned long mips_pci_io_pciaddr = 0;
  291. #endif
  292. extern struct rtc_ops *rtc_ops;
  293. extern struct rtc_ops jmr3927_rtc_ops;
  294. static void jmr3927_board_init()
  295. {
  296. char *argptr;
  298. #ifdef CONFIG_PCI
  299. mips_pci_io_base = JMR3927_PCIIO;
  300. mips_pci_io_size = JMR3927_PCIIO_SIZE;
  301. mips_pci_mem_base = JMR3927_PCIMEM;
  302. mips_pci_mem_size = JMR3927_PCIMEM_SIZE;
  303. #endif
  305. tx3927_setup();
  307. #ifdef CONFIG_VT
  308. conswitchp = &dummy_con;
  309. #endif
  311. if (jmr3927_have_isac()) {
  313. #ifdef CONFIG_FB_E1355
  314. argptr = prom_getcmdline();
  315. if ((argptr = strstr(argptr, "video=")) == NULL) {
  316. argptr = prom_getcmdline();
  317. strcat(argptr, " video=e1355fb:crt16h");
  318. }
  319. #endif
  321. #ifdef CONFIG_BLK_DEV_IDE
  322. /* overrides PCI-IDE */
  323. #endif
  325. #ifdef CONFIG_PC_KEYB
  326. //not yet kbd_ops = &jmr3927_kbd_ops;
  327. #endif
  328. }
  329. #ifdef USE_RTC_DS1742
  330. if (jmr3927_have_nvram()) {
  331. rtc_ops = &jmr3927_rtc_ops;
  332. }
  333. #endif
  335. /* SIO0 DTR on */
  336. jmr3927_ioc_reg_out(0, JMR3927_IOC_DTR_ADDR);
  338. jmr3927_led_set(0);
  341. if (jmr3927_have_isac()) 
  342. jmr3927_io_led_set(0);
  343. printk("JMR-TX3927 (Rev %d) --- IOC(Rev %d) DIPSW:%d,%d,%d,%dn",
  344.        jmr3927_ioc_reg_in(JMR3927_IOC_BREV_ADDR) & JMR3927_REV_MASK,
  345.        jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR) & JMR3927_REV_MASK,
  346.        jmr3927_dipsw1(), jmr3927_dipsw2(),
  347.        jmr3927_dipsw3(), jmr3927_dipsw4());
  348. if (jmr3927_have_isac())
  349. printk("JMI-3927IO2 --- ISAC(Rev %d) DIPSW:%01xn",
  350.        jmr3927_isac_reg_in(JMR3927_ISAC_REV_ADDR) & JMR3927_REV_MASK,
  351.        jmr3927_io_dipsw());
  352. }
  353. static void tx3927_setup(void)
  354. {
  355. int i;
  357. /* SDRAMC are configured by PROM */
  359. /* ROMC */
  360. tx3927_romcptr->cr[1] = JMR3927_ROMCE1 | 0x00030048;
  361. tx3927_romcptr->cr[2] = JMR3927_ROMCE2 | 0x000064c8;
  362. tx3927_romcptr->cr[3] = JMR3927_ROMCE3 | 0x0003f698;
  363. tx3927_romcptr->cr[5] = JMR3927_ROMCE5 | 0x0000f218;
  365. /* CCFG */
  366. /* enable Timeout BusError */
  367. if (jmr3927_ccfg_toeon)
  368. tx3927_ccfgptr->ccfg |= TX3927_CCFG_TOE;
  370. /* clear BusErrorOnWrite flag */
  371. tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_BEOW;
  372. /* Disable PCI snoop */
  373. tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_PSNP;
  375. #ifdef DO_WRITE_THROUGH
  376. /* Enable PCI SNOOP - with write through only */
  377. tx3927_ccfgptr->ccfg |= TX3927_CCFG_PSNP;
  378. #endif
  380. /* Pin selection */
  381. tx3927_ccfgptr->pcfg &= ~TX3927_PCFG_SELALL;
  382. tx3927_ccfgptr->pcfg |=
  383. TX3927_PCFG_SELSIOC(0) | TX3927_PCFG_SELSIO_ALL |
  384. (TX3927_PCFG_SELDMA_ALL & ~TX3927_PCFG_SELDMA(1));
  386. printk("TX3927 -- CRIR:%08lx CCFG:%08lx PCFG:%08lxn",
  387.        tx3927_ccfgptr->crir,
  388.        tx3927_ccfgptr->ccfg, tx3927_ccfgptr->pcfg);
  390. /* IRC */
  391. /* disable interrupt control */
  392. tx3927_ircptr->cer = 0;
  393. /* mask all IRC interrupts */
  394. tx3927_ircptr->imr = 0;
  395. for (i = 0; i < TX3927_NUM_IR / 2; i++) {
  396. tx3927_ircptr->ilr[i] = 0;
  397. }
  398. /* setup IRC interrupt mode (Low Active) */
  399. for (i = 0; i < TX3927_NUM_IR / 8; i++) {
  400. tx3927_ircptr->cr[i] = 0;
  401. }
  403. /* TMR */
  404. /* disable all timers */
  405. for (i = 0; i < TX3927_NR_TMR; i++) {
  406. tx3927_tmrptr(i)->tcr = TXx927_TMTCR_CRE;
  407. tx3927_tmrptr(i)->tisr = 0;
  408. tx3927_tmrptr(i)->cpra = 0xffffffff;
  409. tx3927_tmrptr(i)->itmr = 0;
  410. tx3927_tmrptr(i)->ccdr = 0;
  411. tx3927_tmrptr(i)->pgmr = 0;
  412. }
  414. /* DMA */
  415. tx3927_dmaptr->mcr = 0;
  416. for (i = 0; i < sizeof(tx3927_dmaptr->ch) / sizeof(tx3927_dmaptr->ch[0]); i++) {
  417. /* reset channel */
  418. tx3927_dmaptr->ch[i].ccr = TX3927_DMA_CCR_CHRST;
  419. tx3927_dmaptr->ch[i].ccr = 0;
  420. }
  421. /* enable DMA */
  422. #ifdef __BIG_ENDIAN
  423. tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN;
  424. #else
  425. tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN | TX3927_DMA_MCR_LE;
  426. #endif
  428. #ifdef CONFIG_PCI
  429. /* PCIC */
  430. printk("TX3927 PCIC -- DID:%04x VID:%04x RID:%02x Arbiter:",
  431.        tx3927_pcicptr->did, tx3927_pcicptr->vid,
  432.        tx3927_pcicptr->rid);
  433. if (!(tx3927_ccfgptr->ccfg & TX3927_CCFG_PCIXARB)) {
  434. printk("Externaln");
  435. /* XXX */
  436. } else {
  437. printk("Internaln");
  439. /* Reset PCI Bus */
  440. jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
  441. udelay(100);
  442. jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI,
  443.     JMR3927_IOC_RESET_ADDR);
  444. udelay(100);
  445. jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
  448. /* Disable External PCI Config. Access */
  449. tx3927_pcicptr->lbc = TX3927_PCIC_LBC_EPCAD;
  450. #ifdef __BIG_ENDIAN
  451. tx3927_pcicptr->lbc |= TX3927_PCIC_LBC_IBSE |
  452. TX3927_PCIC_LBC_TIBSE |
  453. TX3927_PCIC_LBC_TMFBSE | TX3927_PCIC_LBC_MSDSE;
  454. #endif
  455. /* LB->PCI mappings */
  456. tx3927_pcicptr->iomas = ~(mips_pci_io_size - 1);
  457. tx3927_pcicptr->ilbioma = mips_pci_io_base;
  458. tx3927_pcicptr->ipbioma = mips_pci_io_pciaddr;
  459. tx3927_pcicptr->mmas = ~(mips_pci_mem_size - 1);
  460. tx3927_pcicptr->ilbmma = mips_pci_mem_base;
  461. tx3927_pcicptr->ipbmma = mips_pci_mem_base;
  462. /* PCI->LB mappings */
  463. tx3927_pcicptr->iobas = 0xffffffff;
  464. tx3927_pcicptr->ioba = 0;
  465. tx3927_pcicptr->tlbioma = 0;
  466. tx3927_pcicptr->mbas = ~(mips_pci_mem_size - 1);
  467. tx3927_pcicptr->mba = 0;
  468. tx3927_pcicptr->tlbmma = 0;
  469. #ifndef JMR3927_INIT_INDIRECT_PCI
  470. /* Enable Direct mapping Address Space Decoder */
  471. tx3927_pcicptr->lbc |= TX3927_PCIC_LBC_ILMDE | TX3927_PCIC_LBC_ILIDE;
  472. #endif
  474. /* Clear All Local Bus Status */
  475. tx3927_pcicptr->lbstat = TX3927_PCIC_LBIM_ALL;
  476. /* Enable All Local Bus Interrupts */
  477. tx3927_pcicptr->lbim = TX3927_PCIC_LBIM_ALL;
  478. /* Clear All PCI Status Error */
  479. tx3927_pcicptr->pcistat = TX3927_PCIC_PCISTATIM_ALL;
  480. /* Enable All PCI Status Error Interrupts */
  481. tx3927_pcicptr->pcistatim = TX3927_PCIC_PCISTATIM_ALL;
  483. /* PCIC Int => IRC IRQ10 */
  484. tx3927_pcicptr->il = TX3927_IR_PCI;
  485. #if 1
  486. /* Target Control (per errata) */
  487. tx3927_pcicptr->tc = TX3927_PCIC_TC_OF8E | TX3927_PCIC_TC_IF8E;
  488. #endif
  490. /* Enable Bus Arbiter */
  491. #if 0
  492. tx3927_pcicptr->req_trace = 0x73737373;
  493. #endif
  494. tx3927_pcicptr->pbapmc = TX3927_PCIC_PBAPMC_PBAEN;
  496. tx3927_pcicptr->pcicmd = PCI_COMMAND_MASTER |
  497. PCI_COMMAND_MEMORY |
  498. #if 1
  499. PCI_COMMAND_IO |
  500. #endif
  501. PCI_COMMAND_PARITY | PCI_COMMAND_SERR;
  502. }
  503. #endif /* CONFIG_PCI */
  505. /* PIO */
  506. /* PIO[15:12] connected to LEDs */
  507. tx3927_pioptr->dir = 0x0000f000;
  508. tx3927_pioptr->maskcpu = 0;
  509. tx3927_pioptr->maskext = 0;
  510. {
  511. unsigned int conf;
  513. conf = read_32bit_cp0_register(CP0_CONF);
  514.                if (!(conf & TX39_CONF_ICE))
  515.                        printk("TX3927 I-Cache disabled.n");
  516.                if (!(conf & TX39_CONF_DCE))
  517.                        printk("TX3927 D-Cache disabled.n");
  518.                else if (!(conf & TX39_CONF_WBON))
  519.                        printk("TX3927 D-Cache WriteThrough.n");
  520.                else if (!(conf & TX39_CONF_CWFON))
  521.                        printk("TX3927 D-Cache WriteBack.n");
  522.                else
  523.                        printk("TX3927 D-Cache WriteBack (CWF) .n");
  524. }
  525. }