开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
gt64011.h
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：10k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

gt64011.h：源码内容
  1. /*
  2.  * gt64011.h: Galileo PCI system controller
  3.  * Copyright (c) 1998 Algorithmics Ltd
  4.  */
  6. #ifdef __ASSEMBLY__
  8. /* offsets from base register */
  9. #define GT64011(x) (x)
  11. /* device is littleendian, so data may need to be swapped */
  12. #ifdef GALILEO_PORT
  13. #define htoll(x) ((((x) & 0x00ff) << 24) | 
  14.   (((x) & 0xff00) <<  8) | 
  15.   (((x) >> 8)  & 0xff00) | 
  16.   (((x) >> 24) & 0x00ff))
  17. /*#define ltohl(x) htoll(x)*/
  18. #else
  19. #define htoll(x) (x)
  20. /* #define ltohl(x) (x) */
  21. #endif
  23. #else /* !__ASSEMBLY__ */
  25. /* offsets from base pointer, this construct allows optimisation */
  26. static char *const _gt64011p = (char *) PA_TO_KVA1(GT64011_BASE);
  28. #define GT64011(x) *(volatile unsigned long *)(_gt64011p + (x))
  30. /* device is littleendian, so data may need to be swapped */
  31. #ifdef GALILEO_PORT
  32. #define htoll(x)     ({
  33.   unsigned int v = (unsigned int)(x);
  34.   v = (((v & 0x00ff) << 24) |
  35.        ((v & 0xff00) <<  8) |
  36.        ((v >>  8) & 0xff00) |
  37.        ((v >> 24) & 0x00ff));
  38.     v;
  39.     })
  40. #define ltohl(x) htoll(x)
  42. #else
  43. asjdsajd
  44. #define htoll(x) (x)
  45. #define ltohl(x) (x)
  46. #endif
  47. #endif /* __ASSEMBLY__ */
  48. /* CPU configuration */
  49. #define GT_CPU_CFG GT64011(0x000)
  50. #define GT_CPU_CFG_WriteMode (1<<11)
  51. #define GT_CPU_CFG_Endianess (1<<12)
  52. /* Processor Address Space */
  53. #define GT_PAS_RAS10LO GT64011(0x008)
  54. #define GT_PAS_RAS10HI GT64011(0x010)
  55. #define GT_PAS_RAS32LO GT64011(0x018)
  56. #define GT_PAS_RAS32HI GT64011(0x020)
  57. #define GT_PAS_CS20LO GT64011(0x028)
  58. #define GT_PAS_CS20HI GT64011(0x030)
  59. #define GT_PAS_CS3BOOTLO GT64011(0x038)
  60. #define GT_PAS_CS3BOOTHI GT64011(0x040)
  61. #define GT_PAS_PCIIOLO GT64011(0x048)
  62. #define GT_PAS_PCIIOHI GT64011(0x050)
  63. #define GT_PAS_PCIMEMLO GT64011(0x058)
  64. #define GT_PAS_PCIMEMHI GT64011(0x060)
  65. #define GT_PAS_INTDEC GT64011(0x068)
  66. #define GT_PAS_BUSERRLO GT64011(0x070)
  67. #define GT_PAS_PCIMEM1LO GT64011(0x080)
  68. #define GT_PAS_PCIMEM1HI GT64011(0x088)
  69. #define GT_PAS_LOMASK_Low 0x7ff
  70. #define GT_PAS_LOSHIFT_Low 0
  71. #define GT_PAS_HIMASK_High 0x07f
  72. #define GT_PAS_HISHIFT_High 0
  73. /* DRAM and  Device Address Space */
  74. #define GT_DDAS_RAS0LO GT64011(0x400)
  75. #define GT_DDAS_RAS0HI GT64011(0x404)
  76. #define GT_DDAS_RAS1LO GT64011(0x408)
  77. #define GT_DDAS_RAS1HI GT64011(0x40c)
  78. #define GT_DDAS_RAS2LO GT64011(0x410)
  79. #define GT_DDAS_RAS2HI GT64011(0x414)
  80. #define GT_DDAS_RAS3LO GT64011(0x418)
  81. #define GT_DDAS_RAS3HI GT64011(0x41c)
  82. #define GT_DDAS_CS0LO GT64011(0x420)
  83. #define GT_DDAS_CS0HI GT64011(0x424)
  84. #define GT_DDAS_CS1LO GT64011(0x428)
  85. #define GT_DDAS_CS1HI GT64011(0x42c)
  86. #define GT_DDAS_CS2LO GT64011(0x430)
  87. #define GT_DDAS_CS2HI GT64011(0x434)
  88. #define GT_DDAS_CS3LO GT64011(0x438)
  89. #define GT_DDAS_CS3HI GT64011(0x43c)
  90. #define GT_DDAS_BOOTCSLO GT64011(0x440)
  91. #define GT_DDAS_BOOTCSHI GT64011(0x444)
  92. #define GT_DDAS_ERROR GT64011(0x470)
  93. #define GT_DDAS_LOMASK_Low 0xff
  94. #define GT_DDAS_LOSHIFT_Low 0
  95. #define GT_DDAS_HIMASK_High 0xff
  96. #define GT_DDAS_HISHIFT_High 0
  97. /* DRAM Configuration */
  98. #define GT_DRAM_CFG GT64011(0x448)
  99. #define GT_DRAM_CFG_RefIntCntMASK 0x00003fff
  100. #define GT_DRAM_CFG_RefIntCntSHIFT 0
  101. #define GT_DRAM_CFG_RefIntCnt(x) (((x)<<GT_DRAM_CFG_RefIntCntSHIFT)&
  102.  GT_DRAM_CFG_RefIntCntMASK)
  103. #define GT_DRAM_CFG_StagRef (1<<16)
  104. #define GT_DRAM_CFG_StagRefOn 0
  105. #define GT_DRAM_CFG_StagRefAll GT_DRAM_CFG_StagRef
  106. #define GT_DRAM_CFG_ADSFunct (1<<17)
  107. #define GT_DRAM_CFG_ADSFunctDRAM 0
  108. #define GT_DRAM_CFG_ADSFunctOnly GT_DRAM_CFG_ADSFunct
  109. #define GT_DRAM_CFG_DRAMLatch (1<<18)
  110. #define GT_DRAM_CFG_DRAMLatchActive 0
  111. #define GT_DRAM_CFG_DRAMLatchTransparent GT_DRAM_CFG_DRAMLatch
  112. /* DRAM Parameters */
  113. #define GT_DRAMPAR_BANK0 GT64011(0x44c)
  114. #define GT_DRAMPAR_BANK1 GT64011(0x450)
  115. #define GT_DRAMPAR_BANK2 GT64011(0x454)
  116. #define GT_DRAMPAR_BANK3 GT64011(0x458)
  117. #define GT_DRAMPAR_CASWr (1<<0)
  118. #define GT_DRAMPAR_CASWr1 0
  119. #define GT_DRAMPAR_CASWr2 GT_DRAMPAR_CASWr
  120. #define GT_DRAMPAR_RAStoCASWr (1<<1)
  121. #define GT_DRAMPAR_RAStoCASWr2 0
  122. #define GT_DRAMPAR_RAStoCASWr3 GT_DRAMPAR_RAStoCASWr
  123. #define GT_DRAMPAR_CASRd (1<<2)
  124. #define GT_DRAMPAR_CASRd1 0
  125. #define GT_DRAMPAR_CASRd2 GT_DRAMPAR_CASRd
  126. #define GT_DRAMPAR_RAStoCASRd (1<<3)
  127. #define GT_DRAMPAR_RAStoCASRd2 0
  128. #define GT_DRAMPAR_RAStoCASRd3 GT_DRAMPAR_RAStoCASRd
  129. #define GT_DRAMPAR_RefreshSHIFT 4
  130. #define GT_DRAMPAR_RefreshMASK (3<<4)
  131. #define GT_DRAMPAR_Refresh512 (0<<4)
  132. #define GT_DRAMPAR_Refresh1024 (1<<4)
  133. #define GT_DRAMPAR_Refresh2048 (2<<4)
  134. #define GT_DRAMPAR_Refresh4096 (3<<4)
  135. #define GT_DRAMPAR_BankWidth (1<<6)
  136. #define GT_DRAMPAR_BankWidth32 0
  137. #define GT_DRAMPAR_BankWidth64 GT_DRAMPAR_BankWidth
  138. #define GT_DRAMPAR_BankLoc (1<<7)
  139. #define GT_DRAMPAR_BankLocEven 0
  140. #define GT_DRAMPAR_BankLocOdd GT_DRAMPAR_BankLoc
  141. #define GT_DRAMPAR_Parity (1<<8)
  142. #define GT_DRAMPAR_ParityDisable 0
  143. #define GT_DRAMPAR_ParityEnable GT_DRAMPAR_Parity
  144. #define GT_DRAMPAR_MBZ (1<<9)
  145. /* Device Parameters */
  146. #define GT_DEVPAR_BANK0 GT64011(0x45c)
  147. #define GT_DEVPAR_BANK1 GT64011(0x460)
  148. #define GT_DEVPAR_BANK2 GT64011(0x464)
  149. #define GT_DEVPAR_BANK3 GT64011(0x468)
  150. #define GT_DEVPAR_BOOT GT64011(0x46c)
  151. #define GT_DEVPAR_TurnOffMASK (7<<0)
  152. #define GT_DEVPAR_TurnOffSHIFT 0
  153. #define GT_DEVPAR_TurnOff(x) ((x)<<0)
  154. #define GT_DEVPAR_AccToFirstMASK (15<<3)
  155. #define GT_DEVPAR_AccToFirstSHIFT 3
  156. #define GT_DEVPAR_AccToFirst(x) ((x)<<3)
  157. #define GT_DEVPAR_AccToNextMASK (15<<7)
  158. #define GT_DEVPAR_AccToNextSHIFT 7
  159. #define GT_DEVPAR_AccToNext(x) ((x)<<7)
  160. #define GT_DEVPAR_ADStoWrMASK (7<<11)
  161. #define GT_DEVPAR_ADStoWrSHIFT 11
  162. #define GT_DEVPAR_ADStoWr(x) ((x)<<11)
  163. #define GT_DEVPAR_WrActiveMASK (7<<14)
  164. #define GT_DEVPAR_WrActiveSHIFT 14
  165. #define GT_DEVPAR_WrActive(x) ((x)<<14)
  166. #define GT_DEVPAR_WrHighMASK (7<<17)
  167. #define GT_DEVPAR_WrHighSHIFT 17
  168. #define GT_DEVPAR_WrHigh(x) ((x)<<17)
  169. #define GT_DEVPAR_DevWidthMASK (3<<20)
  170. #define GT_DEVPAR_DevWidthSHIFT 20
  171. #define GT_DEVPAR_DevWidth8 (0<<20)
  172. #define GT_DEVPAR_DevWidth16 (1<<20)
  173. #define GT_DEVPAR_DevWidth32 (2<<20)
  174. #define GT_DEVPAR_DevWidth64 (3<<20)
  175. #define GT_DEVPAR_DevLoc (1<<23)
  176. #define GT_DEVPAR_DevLocEven 0
  177. #define GT_DEVPAR_DevLocOdd GT_DEVPAR_DevLoc
  178. #define GT_DEVPAR_LatchFunct (1<<25)
  179. #define GT_DEVPAR_LatchFunctTransparent 0
  180. #define GT_DEVPAR_LatchFunctEnable GT_DEVPAR_LatchFunct
  181. #define GT_DEVPAR_Parity (1<<30)
  182. #define GT_DEVPAR_ParityDisable 0
  183. #define GT_DEVPAR_ParityEnable GT_DEVPAR_Parity
  184. #define GT_DEVPAR_ReservedMASK 0x3d400000
  185. #define GT_DEVPAR_Reserved 0x14400000
  186. /* PCI Internal */
  187. #define GT_IPCI_CMD GT64011(0xc00)
  188. #define GT_IPCI_CMD_ByteSwap (1<<0)
  189. #define GT_IPCI_CMD_ByteSwapOn 0
  190. #define GT_IPCI_CMD_ByteSwapOff GT_INTPCI_CMD_ByteSwap
  191. #define GT_IPCI_CMD_SyncModeMASK (3<<1)
  192. #define GT_IPCI_CMD_SyncModeSHIFT 1
  193. #define GT_IPCI_CMD_SyncModeStd (0<<1)
  194. #define GT_IPCI_CMD_SyncMode1 (1<<1)
  195. #define GT_IPCI_CMD_SyncMode2 (2<<1)
  196. #define GT_IPCI_TOR GT64011(0xc04)
  197. #define GT_IPCI_TOR_Timeout0MASK (255<<0)
  198. #define GT_IPCI_TOR_Timeout0SHIFT 0
  199. #define GT_IPCI_TOR_Timeout0(x) ((x)<<0)
  200. #define GT_IPCI_TOR_Timeout1MASK (255<<8)
  201. #define GT_IPCI_TOR_Timeout1SHIFT 8
  202. #define GT_IPCI_TOR_Timeout1(x) ((x)<<8)
  203. #define GT_IPCI_TOR_RetryCtrMASK (255<<16)
  204. #define GT_IPCI_TOR_RetryCtrSHIFT 16
  205. #define GT_IPCI_TOR_RetryCtr(x) ((x)<<16)
  206. #define GT_IPCI_RAS10SIZE GT64011(0xc08)
  207. #define GT_IPCI_RAS32SIZE GT64011(0xc0c)
  208. #define GT_IPCI_CS20SIZE GT64011(0xc10)
  209. #define GT_IPCI_CS3BOOTSIZE GT64011(0xc14)
  210. #define GT_IPCI_SIZE_BankSizeMASK (0xfffff<<12)
  211. #define GT_IPCI_SIZE_BankSizeSHIFT 12
  212. #define GT_IPCI_INTRCAUSE GT64011(0xc18)
  213. #define GT_IPCI_INTRMASK GT64011(0xc1c)
  214. #define  GT_INTR_INTSUM 0x0000001
  215. #define  GT_INTR_MEMOUT 0x0000002
  216. #define  GT_INTR_DMAOUT 0x0000004
  217. #define  GT_INTR_CPUOUT 0x0000008
  218. #define  GT_INTR_DMA0COMP 0x0000010
  219. #define  GT_INTR_DMA1COMP 0x0000020
  220. #define  GT_INTR_DMA2COMP 0x0000040
  221. #define  GT_INTR_DMA3COMP 0x0000080
  222. #define  GT_INTR_T0EXP 0x0000100
  223. #define  GT_INTR_T1EXP 0x0000200
  224. #define  GT_INTR_T2EXP 0x0000400
  225. #define  GT_INTR_T3EXP 0x0000800
  226. #define  GT_INTR_MASRDERR 0x0001000
  227. #define  GT_INTR_SLVWRERR 0x0002000
  228. #define  GT_INTR_MASWRERR 0x0004000
  229. #define  GT_INTR_SLVRDERR 0x0008000
  230. #define  GT_INTR_ADDRERR 0x0010000
  231. #define  GT_INTR_MEMERR 0x0020000
  232. #define  GT_INTR_MASABORT 0x0040000
  233. #define  GT_INTR_TARABORT 0x0080000
  234. #define  GT_INTR_RETRYCTR 0x0010000
  235. #define  GT_INTR_CPU2PCIA 0x0020000
  236. #define  GT_INTR_CPU2PCIB 0x0040000
  237. #define  GT_INTR_CPU2PCIC 0x0080000
  238. #define  GT_INTR_CPU2PCID 0x0100000
  239. #define  GT_INTR_CPU2PCIE 0x0200000
  240. #define  GT_INTR_PCI2CPUA 0x0400000
  241. #define  GT_INTR_PCI2CPUB 0x0800000
  242. #define  GT_INTR_PCI2CPUC 0x1000000
  243. #define  GT_INTR_PCI2CPUD 0x2000000
  244. #define  GT_INTR_CPUINTSUM 0x4000000
  245. #define  GT_INTR_PCIINTSUM 0x8000000
  246. #define GT_IPCI_PCIINTMASK GT64011(0xc24)
  247. #define GT_IPCI_SERMASK GT64011(0xc28)
  248. #define GT_IPCI_SERMASK_AddrErr (1<<0)
  249. #define GT_IPCI_SERMASK_MasWrErr (1<<1)
  250. #define GT_IPCI_SERMASK_MasRdErr (1<<2)
  251. #define GT_IPCI_SERMASK_MemErr (1<<3)
  252. #define GT_IPCI_SERMASK_MasAbort (1<<4)
  253. #define GT_IPCI_SERMASK_TarAbort (1<<5)
  254. #define GT_IPCI_INTACK GT64011(0xc34)
  255. #define GT_IPCI_BAREN GT64011(0xc3c)
  256. #define GT_IPCI_BAREN_SwCs3BootDis (1<<0)
  257. #define GT_IPCI_BAREN_SwRas32Dis (1<<1)
  258. #define GT_IPCI_BAREN_SwRas10Dis (1<<2)
  259. #define GT_IPCI_BAREN_IntIODis (1<<3)
  260. #define GT_IPCI_BAREN_IntMemDis (1<<4)
  261. #define GT_IPCI_BAREN_Cs3BootDis (1<<5)
  262. #define GT_IPCI_BAREN_Cs20Dis (1<<6)
  263. #define GT_IPCI_BAREN_Ras32Dis (1<<7)
  264. #define GT_IPCI_BAREN_Ras10Dis (1<<8)
  265. #define GT_IPCI_CFGADDR GT64011(0xcf8)
  266. #define GT_IPCI_CFGDATA GT64011(0xcfc)
  267. #define GT_IPCI_CFGADDR_RegNumMASK (0x3f<<2)
  268. #define GT_IPCI_CFGADDR_RegNumSHIFT 2
  269. #define GT_IPCI_CFGADDR_RegNum(x) ((x)<<2)
  270. #define GT_IPCI_CFGADDR_FunctNumMASK (0x7<<8)
  271. #define GT_IPCI_CFGADDR_FunctNumSHIFT 8
  272. #define GT_IPCI_CFGADDR_FunctNum(x) ((x)<<8)
  273. #define GT_IPCI_CFGADDR_DevNumMASK (0x1f<<11)
  274. #define GT_IPCI_CFGADDR_DevNumSHIFT 11
  275. #define GT_IPCI_CFGADDR_DevNum(x) ((x)<<11)
  276. #define GT_IPCI_CFGADDR_BusNumMASK (0xff<<16)
  277. #define GT_IPCI_CFGADDR_BusNumSHIFT 16
  278. #define GT_IPCI_CFGADDR_BusNum(x) ((x)<<16)
  279. #define GT_IPCI_CFGADDR_ConfigEn (1<<31)