dma.c
上传用户:jlfgdled
上传日期:2013-04-10
资源大小:33168k
文件大小:6k
源码类别:

Linux/Unix编程

开发平台:

Unix_Linux

  1. /*
  2.  *
  3.  * BRIEF MODULE DESCRIPTION
  4.  *      A DMA channel allocator for Au1000. API is modeled loosely off of
  5.  *      linux/kernel/dma.c.
  6.  *
  7.  * Copyright 2000 MontaVista Software Inc.
  8.  * Author: MontaVista Software, Inc.
  9.  *          stevel@mvista.com or source@mvista.com
  10.  *
  11.  *  This program is free software; you can redistribute  it and/or modify it
  12.  *  under  the terms of  the GNU General  Public License as published by the
  13.  *  Free Software Foundation;  either version 2 of the  License, or (at your
  14.  *  option) any later version.
  15.  *
  16.  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  17.  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  18.  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  19.  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  20.  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  21.  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  22.  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  23.  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  24.  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  25.  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  26.  *
  27.  *  You should have received a copy of the  GNU General Public License along
  28.  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  29.  *  675 Mass Ave, Cambridge, MA 02139, USA.
  30.  *
  31.  */
  32. #include <linux/kernel.h>
  33. #include <linux/errno.h>
  34. #include <linux/sched.h>
  35. #include <linux/spinlock.h>
  36. #include <linux/string.h>
  37. #include <linux/delay.h>
  38. #include <asm/au1000.h>
  39. #include <asm/au1000_dma.h>
  40. #include <asm/system.h>
  41. /*
  42.  * A note on resource allocation:
  43.  *
  44.  * All drivers needing DMA channels, should allocate and release them
  45.  * through the public routines `request_dma()' and `free_dma()'.
  46.  *
  47.  * In order to avoid problems, all processes should allocate resources in
  48.  * the same sequence and release them in the reverse order.
  49.  *
  50.  * So, when allocating DMAs and IRQs, first allocate the DMA, then the IRQ.
  51.  * When releasing them, first release the IRQ, then release the DMA. The
  52.  * main reason for this order is that, if you are requesting the DMA buffer
  53.  * done interrupt, you won't know the irq number until the DMA channel is
  54.  * returned from request_dma.
  55.  */
  56. spinlock_t au1000_dma_spin_lock = SPIN_LOCK_UNLOCKED;
  57. struct dma_chan au1000_dma_table[NUM_AU1000_DMA_CHANNELS] = {
  58.       {dev_id:-1,},
  59.       {dev_id:-1,},
  60.       {dev_id:-1,},
  61.       {dev_id:-1,},
  62.       {dev_id:-1,},
  63.       {dev_id:-1,},
  64.       {dev_id:-1,},
  65.       {dev_id:-1,}
  66. };
  67. // Device FIFO addresses and default DMA modes
  68. static const struct {
  69. unsigned int fifo_addr;
  70. unsigned int dma_mode;
  71. } dma_dev_table[DMA_NUM_DEV] = {
  72. {UART0_ADDR + UART_TX, 0},
  73. {UART0_ADDR + UART_RX, 0},
  74. {0, 0},
  75. {0, 0},
  76. {AC97C_DATA, DMA_DW16 },          // coherent
  77. {AC97C_DATA, DMA_DR | DMA_DW16 }, // coherent
  78. {UART3_ADDR + UART_TX, DMA_DW8 | DMA_NC},
  79. {UART3_ADDR + UART_RX, DMA_DR | DMA_DW8 | DMA_NC},
  80. {USBD_EP0RD, DMA_DR | DMA_DW8 | DMA_NC},
  81. {USBD_EP0WR, DMA_DW8 | DMA_NC},
  82. {USBD_EP2WR, DMA_DW8 | DMA_NC},
  83. {USBD_EP3WR, DMA_DW8 | DMA_NC},
  84. {USBD_EP4RD, DMA_DR | DMA_DW8 | DMA_NC},
  85. {USBD_EP5RD, DMA_DR | DMA_DW8 | DMA_NC},
  86. {I2S_DATA, DMA_DW32 | DMA_NC},
  87. {I2S_DATA, DMA_DR | DMA_DW32 | DMA_NC}
  88. };
  89. int au1000_dma_read_proc(char *buf, char **start, off_t fpos,
  90.  int length, int *eof, void *data)
  91. {
  92. int i, len = 0;
  93. struct dma_chan *chan;
  94. for (i = 0; i < NUM_AU1000_DMA_CHANNELS; i++) {
  95. if ((chan = get_dma_chan(i)) != NULL) {
  96. len += sprintf(buf + len, "%2d: %sn",
  97.        i, chan->dev_str);
  98. }
  99. }
  100. if (fpos >= len) {
  101. *start = buf;
  102. *eof = 1;
  103. return 0;
  104. }
  105. *start = buf + fpos;
  106. if ((len -= fpos) > length)
  107. return length;
  108. *eof = 1;
  109. return len;
  110. }
  111. void dump_au1000_dma_channel(unsigned int dmanr)
  112. {
  113. struct dma_chan *chan;
  114. if (dmanr > NUM_AU1000_DMA_CHANNELS)
  115. return;
  116. chan = &au1000_dma_table[dmanr];
  117. printk(KERN_INFO "Au1000 DMA%d Register Dump:n", dmanr);
  118. printk(KERN_INFO "  mode = 0x%08xn",
  119.        au_readl(chan->io + DMA_MODE_SET));
  120. printk(KERN_INFO "  addr = 0x%08xn",
  121.        au_readl(chan->io + DMA_PERIPHERAL_ADDR));
  122. printk(KERN_INFO "  start0 = 0x%08xn",
  123.        au_readl(chan->io + DMA_BUFFER0_START));
  124. printk(KERN_INFO "  start1 = 0x%08xn",
  125.        au_readl(chan->io + DMA_BUFFER1_START));
  126. printk(KERN_INFO "  count0 = 0x%08xn",
  127.        au_readl(chan->io + DMA_BUFFER0_COUNT));
  128. printk(KERN_INFO "  count1 = 0x%08xn",
  129.        au_readl(chan->io + DMA_BUFFER1_COUNT));
  130. }
  131. /*
  132.  * Finds a free channel, and binds the requested device to it.
  133.  * Returns the allocated channel number, or negative on error.
  134.  * Requests the DMA done IRQ if irqhandler != NULL.
  135.  */
  136. int request_au1000_dma(int dev_id, const char *dev_str,
  137.        void (*irqhandler)(int, void *, struct pt_regs *),
  138.        unsigned long irqflags,
  139.        void *irq_dev_id)
  140. {
  141. struct dma_chan *chan;
  142. int i, ret;
  143. if (dev_id < 0 || dev_id >= DMA_NUM_DEV)
  144. return -EINVAL;
  145. for (i = 0; i < NUM_AU1000_DMA_CHANNELS; i++) {
  146. if (au1000_dma_table[i].dev_id < 0)
  147. break;
  148. }
  149. if (i == NUM_AU1000_DMA_CHANNELS)
  150. return -ENODEV;
  151. chan = &au1000_dma_table[i];
  152. if (irqhandler) {
  153. chan->irq = AU1000_DMA_INT_BASE + i;
  154. chan->irq_dev = irq_dev_id;
  155. if ((ret = request_irq(chan->irq, irqhandler, irqflags,
  156.        dev_str, chan->irq_dev))) {
  157. chan->irq = 0;
  158. chan->irq_dev = NULL;
  159. return ret;
  160. }
  161. } else {
  162. chan->irq = 0;
  163. chan->irq_dev = NULL;
  164. }
  165. // fill it in
  166. chan->io = DMA_CHANNEL_BASE + i * DMA_CHANNEL_LEN;
  167. chan->dev_id = dev_id;
  168. chan->dev_str = dev_str;
  169. chan->fifo_addr = dma_dev_table[dev_id].fifo_addr;
  170. chan->mode = dma_dev_table[dev_id].dma_mode;
  171. /* initialize the channel before returning */
  172. init_dma(i);
  173. return i;
  174. }
  175. void free_au1000_dma(unsigned int dmanr)
  176. {
  177. struct dma_chan *chan = get_dma_chan(dmanr);
  178. if (!chan) {
  179. printk("Trying to free DMA%dn", dmanr);
  180. return;
  181. }
  182. disable_dma(dmanr);
  183. if (chan->irq)
  184. free_irq(chan->irq, chan->irq_dev);
  185. chan->irq = 0;
  186. chan->irq_dev = NULL;
  187. chan->dev_id = -1;
  188. }