开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
irq.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：15k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

irq.c：源码内容
  1. /*
  2.  * BRIEF MODULE DESCRIPTION
  3.  * Au1000 interrupt routines.
  4.  *
  5.  * Copyright 2001 MontaVista Software Inc.
  6.  * Author: MontaVista Software, Inc.
  7.  * ppopov@mvista.com or source@mvista.com
  8.  *
  9.  *  This program is free software; you can redistribute  it and/or modify it
  10.  *  under  the terms of  the GNU General  Public License as published by the
  11.  *  Free Software Foundation;  either version 2 of the License, or (at your
  12.  *  option) any later version.
  13.  *
  14.  *  THIS  SOFTWARE  IS PROVIDED   ``AS IS'' AND   ANY EXPRESS OR IMPLIED
  15.  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  16.  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  17.  *  NO EVENT  SHALL   THE AUTHOR  BE  LIABLE FOR ANY   DIRECT, INDIRECT,
  18.  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  19.  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS OR SERVICES; LOSS OF
  20.  *  USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  21.  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  22.  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  23.  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  24.  *
  25.  *  You should have received a copy of the  GNU General Public License along
  26.  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  27.  *  675 Mass Ave, Cambridge, MA 02139, USA.
  28.  */
  29. #include <linux/errno.h>
  30. #include <linux/init.h>
  31. #include <linux/kernel_stat.h>
  32. #include <linux/module.h>
  33. #include <linux/signal.h>
  34. #include <linux/sched.h>
  35. #include <linux/types.h>
  36. #include <linux/interrupt.h>
  37. #include <linux/ioport.h>
  38. #include <linux/timex.h>
  39. #include <linux/slab.h>
  40. #include <linux/random.h>
  41. #include <linux/delay.h>
  43. #include <asm/bitops.h>
  44. #include <asm/bootinfo.h>
  45. #include <asm/io.h>
  46. #include <asm/mipsregs.h>
  47. #include <asm/system.h>
  48. #include <asm/au1000.h>
  50. #if defined(CONFIG_MIPS_PB1000)
  51. #include <asm/pb1000.h>
  52. #elif defined(CONFIG_MIPS_PB1500)
  53. #include <asm/pb1500.h>
  54. #elif defined(CONFIG_MIPS_PB1100)
  55. #include <asm/pb1100.h>
  56. #else
  57. #error unsupported alchemy board
  58. #endif
  60. #undef DEBUG_IRQ
  61. #ifdef DEBUG_IRQ
  62. /* note: prints function name for you */
  63. #define DPRINTK(fmt, args...) printk("%s: " fmt, __FUNCTION__ , ## args)
  64. #else
  65. #define DPRINTK(fmt, args...)
  66. #endif
  68. #define EXT_INTC0_REQ0 2 /* IP 2 */
  69. #define EXT_INTC0_REQ1 3 /* IP 3 */
  70. #define EXT_INTC1_REQ0 4 /* IP 4 */
  71. #define EXT_INTC1_REQ1 5 /* IP 5 */
  72. #define MIPS_TIMER_IP  7 /* IP 7 */
  74. #ifdef CONFIG_REMOTE_DEBUG
  75. extern void breakpoint(void);
  76. #endif
  78. extern asmlinkage void au1000_IRQ(void);
  79. extern void set_debug_traps(void);
  80. extern irq_cpustat_t irq_stat [NR_CPUS];
  81. unsigned int local_bh_count[NR_CPUS];
  82. unsigned int local_irq_count[NR_CPUS];
  84. static void setup_local_irq(unsigned int irq, int type, int int_req);
  85. static unsigned int startup_irq(unsigned int irq);
  86. static void end_irq(unsigned int irq_nr);
  87. static inline void mask_and_ack_level_irq(unsigned int irq_nr);
  88. static inline void mask_and_ack_rise_edge_irq(unsigned int irq_nr);
  89. static inline void mask_and_ack_fall_edge_irq(unsigned int irq_nr);
  90. inline void local_enable_irq(unsigned int irq_nr);
  91. inline void local_disable_irq(unsigned int irq_nr);
  93. extern unsigned int do_IRQ(int irq, struct pt_regs *regs);
  94. extern void __init init_generic_irq(void);
  96. #ifdef CONFIG_PM
  97. extern void counter0_irq(int irq, void *dev_id, struct pt_regs *regs);
  98. #endif
  101. static void setup_local_irq(unsigned int irq_nr, int type, int int_req)
  102. {
  103. if (irq_nr > AU1000_MAX_INTR) return;
  104. /* Config2[n], Config1[n], Config0[n] */
  105. if (irq_nr > AU1000_LAST_INTC0_INT) {
  106. switch (type) {
  107. case INTC_INT_RISE_EDGE: /* 0:0:1 */
  108. au_writel(1<<(irq_nr-32), IC1_CFG2CLR);
  109. au_writel(1<<(irq_nr-32), IC1_CFG1CLR);
  110. au_writel(1<<(irq_nr-32), IC1_CFG0SET);
  111. break;
  112. case INTC_INT_FALL_EDGE: /* 0:1:0 */
  113. au_writel(1<<(irq_nr-32), IC1_CFG2CLR);
  114. au_writel(1<<(irq_nr-32), IC1_CFG1SET);
  115. au_writel(1<<(irq_nr-32), IC1_CFG0CLR);
  116. break;
  117. case INTC_INT_HIGH_LEVEL: /* 1:0:1 */
  118. au_writel(1<<(irq_nr-32), IC1_CFG2SET);
  119. au_writel(1<<(irq_nr-32), IC1_CFG1CLR);
  120. au_writel(1<<(irq_nr-32), IC1_CFG0SET);
  121. break;
  122. case INTC_INT_LOW_LEVEL: /* 1:1:0 */
  123. au_writel(1<<(irq_nr-32), IC1_CFG2SET);
  124. au_writel(1<<(irq_nr-32), IC1_CFG1SET);
  125. au_writel(1<<(irq_nr-32), IC1_CFG0CLR);
  126. break;
  127. case INTC_INT_DISABLED: /* 0:0:0 */
  128. au_writel(1<<(irq_nr-32), IC1_CFG0CLR);
  129. au_writel(1<<(irq_nr-32), IC1_CFG1CLR);
  130. au_writel(1<<(irq_nr-32), IC1_CFG2CLR);
  131. break;
  132. default: /* disable the interrupt */
  133. printk("unexpected int type %d (irq %d)n", type, irq_nr);
  134. au_writel(1<<(irq_nr-32), IC1_CFG0CLR);
  135. au_writel(1<<(irq_nr-32), IC1_CFG1CLR);
  136. au_writel(1<<(irq_nr-32), IC1_CFG2CLR);
  137. return;
  138. }
  139. if (int_req) /* assign to interrupt request 1 */
  140. au_writel(1<<(irq_nr-32), IC1_ASSIGNCLR);
  141. else      /* assign to interrupt request 0 */
  142. au_writel(1<<(irq_nr-32), IC1_ASSIGNSET);
  143. au_writel(1<<(irq_nr-32), IC1_SRCSET);
  144. au_writel(1<<(irq_nr-32), IC1_MASKCLR);
  145. au_writel(1<<(irq_nr-32), IC1_WAKECLR);
  146. }
  147. else {
  148. switch (type) {
  149. case INTC_INT_RISE_EDGE: /* 0:0:1 */
  150. au_writel(1<<irq_nr, IC0_CFG2CLR);
  151. au_writel(1<<irq_nr, IC0_CFG1CLR);
  152. au_writel(1<<irq_nr, IC0_CFG0SET);
  153. break;
  154. case INTC_INT_FALL_EDGE: /* 0:1:0 */
  155. au_writel(1<<irq_nr, IC0_CFG2CLR);
  156. au_writel(1<<irq_nr, IC0_CFG1SET);
  157. au_writel(1<<irq_nr, IC0_CFG0CLR);
  158. break;
  159. case INTC_INT_HIGH_LEVEL: /* 1:0:1 */
  160. au_writel(1<<irq_nr, IC0_CFG2SET);
  161. au_writel(1<<irq_nr, IC0_CFG1CLR);
  162. au_writel(1<<irq_nr, IC0_CFG0SET);
  163. break;
  164. case INTC_INT_LOW_LEVEL: /* 1:1:0 */
  165. au_writel(1<<irq_nr, IC0_CFG2SET);
  166. au_writel(1<<irq_nr, IC0_CFG1SET);
  167. au_writel(1<<irq_nr, IC0_CFG0CLR);
  168. break;
  169. case INTC_INT_DISABLED: /* 0:0:0 */
  170. au_writel(1<<irq_nr, IC0_CFG0CLR);
  171. au_writel(1<<irq_nr, IC0_CFG1CLR);
  172. au_writel(1<<irq_nr, IC0_CFG2CLR);
  173. break;
  174. default: /* disable the interrupt */
  175. printk("unexpected int type %d (irq %d)n", type, irq_nr);
  176. au_writel(1<<irq_nr, IC0_CFG0CLR);
  177. au_writel(1<<irq_nr, IC0_CFG1CLR);
  178. au_writel(1<<irq_nr, IC0_CFG2CLR);
  179. return;
  180. }
  181. if (int_req) /* assign to interrupt request 1 */
  182. au_writel(1<<irq_nr, IC0_ASSIGNCLR);
  183. else      /* assign to interrupt request 0 */
  184. au_writel(1<<irq_nr, IC0_ASSIGNSET);
  185. au_writel(1<<irq_nr, IC0_SRCSET);
  186. au_writel(1<<irq_nr, IC0_MASKCLR);
  187. au_writel(1<<irq_nr, IC0_WAKECLR);
  188. }
  189. au_sync();
  190. }
  193. static unsigned int startup_irq(unsigned int irq_nr)
  194. {
  195. local_enable_irq(irq_nr);
  196. return 0;
  197. }
  200. static void shutdown_irq(unsigned int irq_nr)
  201. {
  202. local_disable_irq(irq_nr);
  203. return;
  204. }
  207. inline void local_enable_irq(unsigned int irq_nr)
  208. {
  209. if (irq_nr > AU1000_LAST_INTC0_INT) {
  210. au_writel(1<<(irq_nr-32), IC1_MASKSET);
  211. au_writel(1<<(irq_nr-32), IC1_WAKESET);
  212. }
  213. else {
  214. au_writel(1<<irq_nr, IC0_MASKSET);
  215. au_writel(1<<irq_nr, IC0_WAKESET);
  216. }
  217. au_sync();
  218. }
  221. inline void local_disable_irq(unsigned int irq_nr)
  222. {
  223. if (irq_nr > AU1000_LAST_INTC0_INT) {
  224. au_writel(1<<(irq_nr-32), IC1_MASKCLR);
  225. au_writel(1<<(irq_nr-32), IC1_WAKECLR);
  226. }
  227. else {
  228. au_writel(1<<irq_nr, IC0_MASKCLR);
  229. au_writel(1<<irq_nr, IC0_WAKECLR);
  230. }
  231. au_sync();
  232. }
  235. static inline void mask_and_ack_rise_edge_irq(unsigned int irq_nr)
  236. {
  237. if (irq_nr > AU1000_LAST_INTC0_INT) {
  238. au_writel(1<<(irq_nr-32), IC1_RISINGCLR);
  239. au_writel(1<<(irq_nr-32), IC1_MASKCLR);
  240. }
  241. else {
  242. au_writel(1<<irq_nr, IC0_RISINGCLR);
  243. au_writel(1<<irq_nr, IC0_MASKCLR);
  244. }
  245. au_sync();
  246. }
  249. static inline void mask_and_ack_fall_edge_irq(unsigned int irq_nr)
  250. {
  251. if (irq_nr > AU1000_LAST_INTC0_INT) {
  252. au_writel(1<<(irq_nr-32), IC1_FALLINGCLR);
  253. au_writel(1<<(irq_nr-32), IC1_MASKCLR);
  254. }
  255. else {
  256. au_writel(1<<irq_nr, IC0_FALLINGCLR);
  257. au_writel(1<<irq_nr, IC0_MASKCLR);
  258. }
  259. au_sync();
  260. }
  263. static inline void mask_and_ack_level_irq(unsigned int irq_nr)
  264. {
  266. local_disable_irq(irq_nr);
  267. au_sync();
  268. #if defined(CONFIG_MIPS_PB1000)
  269. if (irq_nr == AU1000_GPIO_15) {
  270. au_writel(0x8000, PB1000_MDR); /* ack int */
  271. au_sync();
  272. }
  273. #endif
  274. return;
  275. }
  278. static void end_irq(unsigned int irq_nr)
  279. {
  280. if (!(irq_desc[irq_nr].status & (IRQ_DISABLED|IRQ_INPROGRESS))) {
  281. local_enable_irq(irq_nr);
  282. }
  283. else {
  284. printk("warning: end_irq %d did not enable (%x)n",
  285. irq_nr, irq_desc[irq_nr].status);
  286. }
  287. #if defined(CONFIG_MIPS_PB1000)
  288. if (irq_nr == AU1000_GPIO_15) {
  289. au_writel(0x4000, PB1000_MDR); /* enable int */
  290. au_sync();
  291. }
  292. #endif
  293. }
  295. unsigned long save_local_and_disable(int controller)
  296. {
  297. int i;
  298. unsigned long flags, mask;
  299. save_and_cli(flags);
  301. if (controller) {
  302. mask = au_readl(IC1_MASKSET);
  303. for (i=32; i<64; i++) {
  304. local_disable_irq(i);
  305. }
  306. }
  307. else {
  308. mask = au_readl(IC0_MASKSET);
  309. for (i=0; i<32; i++) {
  310. local_disable_irq(i);
  311. }
  312. }
  313. restore_flags(flags);
  314. return mask;
  315. }
  317. void restore_local_and_enable(int controller, unsigned long mask)
  318. {
  319. int i;
  320. unsigned long flags, new_mask;
  321. save_and_cli(flags);
  323. for (i=0; i<32; i++) {
  324. if (mask & (1<<i)) {
  325. if (controller)
  326. local_enable_irq(i+32);
  327. else
  328. local_enable_irq(i);
  329. }
  330. }
  331. if (controller)
  332. new_mask = au_readl(IC1_MASKSET);
  333. else
  334. new_mask = au_readl(IC0_MASKSET);
  336. restore_flags(flags);
  337. }
  340. static struct hw_interrupt_type rise_edge_irq_type = {
  341. "Au1000 Rise Edge",
  342. startup_irq,
  343. shutdown_irq,
  344. local_enable_irq,
  345. local_disable_irq,
  346. mask_and_ack_rise_edge_irq,
  347. end_irq,
  348. NULL
  349. };
  352. static struct hw_interrupt_type fall_edge_irq_type = {
  353. "Au1000 Fall Edge",
  354. startup_irq,
  355. shutdown_irq,
  356. local_enable_irq,
  357. local_disable_irq,
  358. mask_and_ack_fall_edge_irq,
  359. end_irq,
  360. NULL
  361. };
  364. static struct hw_interrupt_type level_irq_type = {
  365. "Au1000 Level",
  366. startup_irq,
  367. shutdown_irq,
  368. local_enable_irq,
  369. local_disable_irq,
  370. mask_and_ack_level_irq,
  371. end_irq,
  372. NULL
  373. };
  375. #ifdef CONFIG_PM
  376. void startup_match20_interrupt(void)
  377. {
  378. local_enable_irq(AU1000_TOY_MATCH2_INT);
  379. }
  380. #endif
  383. void __init init_IRQ(void)
  384. {
  385. int i;
  386. unsigned long cp0_status;
  387. extern char except_vec0_au1000;
  389. cp0_status = read_32bit_cp0_register(CP0_STATUS);
  390. memset(irq_desc, 0, sizeof(irq_desc));
  391. set_except_vector(0, au1000_IRQ);
  393. init_generic_irq();
  395. for (i = 0; i <= AU1000_MAX_INTR; i++) {
  396. switch (i) {
  397. case AU1000_UART0_INT:
  398. case AU1000_UART3_INT:
  399. #ifdef CONFIG_MIPS_PB1000
  400. case AU1000_UART1_INT:
  401. case AU1000_UART2_INT:
  403. case AU1000_SSI0_INT:
  404. case AU1000_SSI1_INT:
  405. #endif
  407. #ifdef CONFIG_MIPS_PB1100
  408. case AU1000_UART1_INT:
  410. case AU1000_SSI0_INT:
  411. case AU1000_SSI1_INT:
  412. #endif
  413.         case AU1000_DMA_INT_BASE:
  414.         case AU1000_DMA_INT_BASE+1:
  415.         case AU1000_DMA_INT_BASE+2:
  416.         case AU1000_DMA_INT_BASE+3:
  417.         case AU1000_DMA_INT_BASE+4:
  418.         case AU1000_DMA_INT_BASE+5:
  419.         case AU1000_DMA_INT_BASE+6:
  420.         case AU1000_DMA_INT_BASE+7:
  422. case AU1000_IRDA_TX_INT:
  423. case AU1000_IRDA_RX_INT:
  425. case AU1000_MAC0_DMA_INT:
  426. #ifdef CONFIG_MIPS_PB1000
  427. case AU1000_MAC1_DMA_INT:
  428. #endif
  429. #ifdef CONFIG_MIPS_PB1500
  430. case AU1000_MAC1_DMA_INT:
  431. #endif
  432. case AU1500_GPIO_204:
  434. setup_local_irq(i, INTC_INT_HIGH_LEVEL, 0);
  435. irq_desc[i].handler = &level_irq_type;
  436. break;
  438. #ifdef CONFIG_MIPS_PB1000
  439. case AU1000_GPIO_15:
  440. #endif
  441.         case AU1000_USB_HOST_INT:
  442. #ifdef CONFIG_MIPS_PB1500
  443. case AU1000_PCI_INTA:
  444. case AU1000_PCI_INTB:
  445. case AU1000_PCI_INTC:
  446. case AU1000_PCI_INTD:
  447. case AU1500_GPIO_201:
  448. case AU1500_GPIO_202:
  449. case AU1500_GPIO_203:
  450. case AU1500_GPIO_205:
  451. case AU1500_GPIO_207:
  452. #endif
  454. #ifdef CONFIG_MIPS_PB1100
  455. case AU1000_GPIO_9: // PCMCIA Card Fully_Interted#
  456. case AU1000_GPIO_10: // PCMCIA_STSCHG#
  457. case AU1000_GPIO_11: // PCMCIA_IRQ#
  458. case AU1000_GPIO_13: // DC_IRQ#
  459. case AU1000_GPIO_23: // 2-wire SCL
  460. #endif
  461. setup_local_irq(i, INTC_INT_LOW_LEVEL, 0);
  462. irq_desc[i].handler = &level_irq_type;
  463.                                 break;
  464. case AU1000_ACSYNC_INT:
  465. case AU1000_AC97C_INT:
  466. case AU1000_TOY_INT:
  467. case AU1000_TOY_MATCH0_INT:
  468. case AU1000_TOY_MATCH1_INT:
  469.         case AU1000_USB_DEV_SUS_INT:
  470.         case AU1000_USB_DEV_REQ_INT:
  471. case AU1000_RTC_INT:
  472. case AU1000_RTC_MATCH0_INT:
  473. case AU1000_RTC_MATCH1_INT:
  474. case AU1000_RTC_MATCH2_INT:
  475.         setup_local_irq(i, INTC_INT_RISE_EDGE, 0);
  476.                                 irq_desc[i].handler = &rise_edge_irq_type;
  477.                                 break;
  479.  // Careful if you change match 2 request!
  480.  // The interrupt handler is called directly
  481.  // from the low level dispatch code.
  482. case AU1000_TOY_MATCH2_INT:
  483.  setup_local_irq(i, INTC_INT_RISE_EDGE, 1);
  484.  irq_desc[i].handler = &rise_edge_irq_type;
  485.   break;
  486. default: /* active high, level interrupt */
  487. setup_local_irq(i, INTC_INT_HIGH_LEVEL, 0);
  488. irq_desc[i].handler = &level_irq_type;
  489. break;
  490. }
  491. }
  493. set_cp0_status(ALLINTS);
  494. #ifdef CONFIG_REMOTE_DEBUG
  495. /* If local serial I/O used for debug port, enter kgdb at once */
  496. puts("Waiting for kgdb to connect...");
  497. set_debug_traps();
  498. breakpoint();
  499. #endif
  500. }
  503. /*
  504.  * Interrupts are nested. Even if an interrupt handler is registered
  505.  * as "fast", we might get another interrupt before we return from
  506.  * intcX_reqX_irqdispatch().
  507.  */
  509. void intc0_req0_irqdispatch(struct pt_regs *regs)
  510. {
  511. int irq = 0, i;
  512. static unsigned long intc0_req0 = 0;
  514. intc0_req0 |= au_readl(IC0_REQ0INT);
  516. if (!intc0_req0) return;
  518. /*
  519.  * Because of the tight timing of SETUP token to reply
  520.  * transactions, the USB devices-side packet complete
  521.  * interrupt needs the highest priority.
  522.  */
  523. if ((intc0_req0 & (1<<AU1000_USB_DEV_REQ_INT))) {
  524. intc0_req0 &= ~(1<<AU1000_USB_DEV_REQ_INT);
  525. do_IRQ(AU1000_USB_DEV_REQ_INT, regs);
  526. return;
  527. }
  529. for (i=0; i<32; i++) {
  530. if ((intc0_req0 & (1<<i))) {
  531. intc0_req0 &= ~(1<<i);
  532. do_IRQ(irq, regs);
  533. break;
  534. }
  535. irq++;
  536. }
  537. }
  540. void intc0_req1_irqdispatch(struct pt_regs *regs)
  541. {
  542. int irq = 0, i;
  543. static unsigned long intc0_req1 = 0;
  545. intc0_req1 = au_readl(IC0_REQ1INT);
  547. if (!intc0_req1) return;
  549. for (i=0; i<32; i++) {
  550. if ((intc0_req1 & (1<<i))) {
  551. intc0_req1 &= ~(1<<i);
  552. #ifdef CONFIG_PM
  553. if (i == AU1000_TOY_MATCH2_INT) {
  554. mask_and_ack_rise_edge_irq(irq);
  555. counter0_irq(irq, NULL, regs);
  556. local_enable_irq(irq);
  557. }
  558. else
  559. #endif
  560. {
  561. do_IRQ(irq, regs);
  562. }
  563. break;
  564. }
  565. irq++;
  566. }
  567. }
  570. /*
  571.  * Interrupt Controller 1:
  572.  * interrupts 32 - 63
  573.  */
  574. void intc1_req0_irqdispatch(struct pt_regs *regs)
  575. {
  576. int irq = 0, i;
  577. static unsigned long intc1_req0 = 0;
  578. volatile unsigned short levels, mdr;
  579. unsigned char ide_status;
  581. intc1_req0 |= au_readl(IC1_REQ0INT);
  583. if (!intc1_req0) return;
  585. #if defined(CONFIG_MIPS_PB1000) && defined(DEBUG_IRQ)
  586. au_writel(1, CPLD_AUX0); /* debug led 0 */
  587. #endif
  588. for (i=0; i<32; i++) {
  589. if ((intc1_req0 & (1<<i))) {
  590. intc1_req0 &= ~(1<<i);
  591. #if defined(CONFIG_MIPS_PB1000) && defined(DEBUG_IRQ)
  592. au_writel(2, CPLD_AUX0); /* turn on debug led 1  */
  593. do_IRQ(irq+32, regs);
  594. au_writel(0, CPLD_AUX0); /* turn off debug led 1 */
  595. #else
  596. do_IRQ(irq+32, regs);
  597. #endif
  598. break;
  599. }
  600. irq++;
  601. }
  602. #if defined(CONFIG_MIPS_PB1000) && defined(DEBUG_IRQ)
  603. au_writel(0, CPLD_AUX0);
  604. #endif
  605. }
  608. void intc1_req1_irqdispatch(struct pt_regs *regs)
  609. {
  610. int irq = 0, i;
  611. static unsigned long intc1_req1 = 0;
  613. intc1_req1 |= au_readl(IC1_REQ1INT);
  615. if (!intc1_req1) return;
  617. for (i=0; i<32; i++) {
  618. if ((intc1_req1 & (1<<i))) {
  619. intc1_req1 &= ~(1<<i);
  620. do_IRQ(irq+32, regs);
  621. break;
  622. }
  623. irq++;
  624. }
  625. }