开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
c-r3k.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：8k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

c-r3k.c：源码内容
  1. /*
  2.  * r2300.c: R2000 and R3000 specific mmu/cache code.
  3.  *
  4.  * Copyright (C) 1996 David S. Miller (dm@engr.sgi.com)
  5.  *
  6.  * with a lot of changes to make this thing work for R3000s
  7.  * Tx39XX R4k style caches added. HK
  8.  * Copyright (C) 1998, 1999, 2000 Harald Koerfgen
  9.  * Copyright (C) 1998 Gleb Raiko & Vladimir Roganov
  10.  */
  11. #include <linux/init.h>
  12. #include <linux/kernel.h>
  13. #include <linux/sched.h>
  14. #include <linux/mm.h>
  16. #include <asm/page.h>
  17. #include <asm/pgtable.h>
  18. #include <asm/mmu_context.h>
  19. #include <asm/system.h>
  20. #include <asm/isadep.h>
  21. #include <asm/io.h>
  22. #include <asm/bootinfo.h>
  23. #include <asm/cpu.h>
  25. static unsigned long icache_size, dcache_size; /* Size in bytes */
  26. static unsigned long icache_lsize, dcache_lsize; /* Size in bytes */
  28. #undef DEBUG_CACHE
  30. unsigned long __init r3k_cache_size(unsigned long ca_flags)
  31. {
  32. unsigned long flags, status, dummy, size;
  33. volatile unsigned long *p;
  35. p = (volatile unsigned long *) KSEG0;
  37. flags = read_32bit_cp0_register(CP0_STATUS);
  39. /* isolate cache space */
  40. write_32bit_cp0_register(CP0_STATUS, (ca_flags|flags)&~ST0_IEC);
  42. *p = 0xa5a55a5a;
  43. dummy = *p;
  44. status = read_32bit_cp0_register(CP0_STATUS);
  46. if (dummy != 0xa5a55a5a || (status & ST0_CM)) {
  47. size = 0;
  48. } else {
  49. for (size = 128; size <= 0x40000; size <<= 1)
  50. *(p + size) = 0;
  51. *p = -1;
  52. for (size = 128;
  53.      (size <= 0x40000) && (*(p + size) == 0);
  54.      size <<= 1)
  55. ;
  56. if (size > 0x40000)
  57. size = 0;
  58. }
  60. write_32bit_cp0_register(CP0_STATUS, flags);
  62. return size * sizeof(*p);
  63. }
  65. unsigned long __init r3k_cache_lsize(unsigned long ca_flags)
  66. {
  67. unsigned long flags, status, lsize, i;
  68. volatile unsigned long *p;
  70. p = (volatile unsigned long *) KSEG0;
  72. flags = read_32bit_cp0_register(CP0_STATUS);
  74. /* isolate cache space */
  75. write_32bit_cp0_register(CP0_STATUS, (ca_flags|flags)&~ST0_IEC);
  77. for (i = 0; i < 128; i++)
  78. *(p + i) = 0;
  79. *(volatile unsigned char *)p = 0;
  80. for (lsize = 1; lsize < 128; lsize <<= 1) {
  81. *(p + lsize);
  82. status = read_32bit_cp0_register(CP0_STATUS);
  83. if (!(status & ST0_CM))
  84. break;
  85. }
  86. for (i = 0; i < 128; i += lsize)
  87. *(volatile unsigned char *)(p + i) = 0;
  89. write_32bit_cp0_register(CP0_STATUS, flags);
  91. return lsize * sizeof(*p);
  92. }
  94. static void __init r3k_probe_cache(void)
  95. {
  96. dcache_size = r3k_cache_size(ST0_ISC);
  97. if (dcache_size)
  98. dcache_lsize = r3k_cache_lsize(ST0_ISC);
  101. icache_size = r3k_cache_size(ST0_ISC|ST0_SWC);
  102. if (icache_size)
  103. icache_lsize = r3k_cache_lsize(ST0_ISC|ST0_SWC);
  104. }
  106. static void r3k_flush_icache_range(unsigned long start, unsigned long end)
  107. {
  108. unsigned long size, i, flags;
  109. volatile unsigned char *p;
  111. size = end - start;
  112. if (size > icache_size || KSEGX(start) != KSEG0) {
  113. start = KSEG0;
  114. size = icache_size;
  115. }
  116. p = (char *)start;
  118. flags = read_32bit_cp0_register(CP0_STATUS);
  120. /* isolate cache space */
  121. write_32bit_cp0_register(CP0_STATUS, (ST0_ISC|ST0_SWC|flags)&~ST0_IEC);
  123. for (i = 0; i < size; i += 0x080) {
  124. asm (  "sbt$0, 0x000(%0)nt"
  125. "sbt$0, 0x004(%0)nt"
  126. "sbt$0, 0x008(%0)nt"
  127. "sbt$0, 0x00c(%0)nt"
  128. "sbt$0, 0x010(%0)nt"
  129. "sbt$0, 0x014(%0)nt"
  130. "sbt$0, 0x018(%0)nt"
  131. "sbt$0, 0x01c(%0)nt"
  132.   "sbt$0, 0x020(%0)nt"
  133. "sbt$0, 0x024(%0)nt"
  134. "sbt$0, 0x028(%0)nt"
  135. "sbt$0, 0x02c(%0)nt"
  136. "sbt$0, 0x030(%0)nt"
  137. "sbt$0, 0x034(%0)nt"
  138. "sbt$0, 0x038(%0)nt"
  139. "sbt$0, 0x03c(%0)nt"
  140. "sbt$0, 0x040(%0)nt"
  141. "sbt$0, 0x044(%0)nt"
  142. "sbt$0, 0x048(%0)nt"
  143. "sbt$0, 0x04c(%0)nt"
  144. "sbt$0, 0x050(%0)nt"
  145. "sbt$0, 0x054(%0)nt"
  146. "sbt$0, 0x058(%0)nt"
  147. "sbt$0, 0x05c(%0)nt"
  148.   "sbt$0, 0x060(%0)nt"
  149. "sbt$0, 0x064(%0)nt"
  150. "sbt$0, 0x068(%0)nt"
  151. "sbt$0, 0x06c(%0)nt"
  152. "sbt$0, 0x070(%0)nt"
  153. "sbt$0, 0x074(%0)nt"
  154. "sbt$0, 0x078(%0)nt"
  155. "sbt$0, 0x07c(%0)nt"
  156. : : "r" (p) );
  157. p += 0x080;
  158. }
  160. write_32bit_cp0_register(CP0_STATUS, flags);
  161. }
  163. static void r3k_flush_dcache_range(unsigned long start, unsigned long end)
  164. {
  165. unsigned long size, i, flags;
  166. volatile unsigned char *p;
  168. size = end - start;
  169. if (size > dcache_size || KSEGX(start) != KSEG0) {
  170. start = KSEG0;
  171. size = dcache_size;
  172. }
  173. p = (char *)start;
  175. flags = read_32bit_cp0_register(CP0_STATUS);
  177. /* isolate cache space */
  178. write_32bit_cp0_register(CP0_STATUS, (ST0_ISC|flags)&~ST0_IEC);
  180. for (i = 0; i < size; i += 0x080) {
  181. asm (  "sbt$0, 0x000(%0)nt"
  182. "sbt$0, 0x004(%0)nt"
  183. "sbt$0, 0x008(%0)nt"
  184. "sbt$0, 0x00c(%0)nt"
  185.   "sbt$0, 0x010(%0)nt"
  186. "sbt$0, 0x014(%0)nt"
  187. "sbt$0, 0x018(%0)nt"
  188. "sbt$0, 0x01c(%0)nt"
  189.   "sbt$0, 0x020(%0)nt"
  190. "sbt$0, 0x024(%0)nt"
  191. "sbt$0, 0x028(%0)nt"
  192. "sbt$0, 0x02c(%0)nt"
  193.   "sbt$0, 0x030(%0)nt"
  194. "sbt$0, 0x034(%0)nt"
  195. "sbt$0, 0x038(%0)nt"
  196. "sbt$0, 0x03c(%0)nt"
  197.   "sbt$0, 0x040(%0)nt"
  198. "sbt$0, 0x044(%0)nt"
  199. "sbt$0, 0x048(%0)nt"
  200. "sbt$0, 0x04c(%0)nt"
  201.   "sbt$0, 0x050(%0)nt"
  202. "sbt$0, 0x054(%0)nt"
  203. "sbt$0, 0x058(%0)nt"
  204. "sbt$0, 0x05c(%0)nt"
  205.   "sbt$0, 0x060(%0)nt"
  206. "sbt$0, 0x064(%0)nt"
  207. "sbt$0, 0x068(%0)nt"
  208. "sbt$0, 0x06c(%0)nt"
  209.   "sbt$0, 0x070(%0)nt"
  210. "sbt$0, 0x074(%0)nt"
  211. "sbt$0, 0x078(%0)nt"
  212. "sbt$0, 0x07c(%0)nt"
  213. : : "r" (p) );
  214. p += 0x080;
  215. }
  217. write_32bit_cp0_register(CP0_STATUS,flags);
  218. }
  220. static inline unsigned long get_phys_page (unsigned long addr,
  221.    struct mm_struct *mm)
  222. {
  223. pgd_t *pgd;
  224. pmd_t *pmd;
  225. pte_t *pte;
  226. unsigned long physpage;
  228. pgd = pgd_offset(mm, addr);
  229. pmd = pmd_offset(pgd, addr);
  230. pte = pte_offset(pmd, addr);
  232. if ((physpage = pte_val(*pte)) & _PAGE_VALID)
  233. return KSEG0ADDR(physpage & PAGE_MASK);
  235. return 0;
  236. }
  238. static inline void r3k_flush_cache_all(void)
  239. {
  240. }
  242. static inline void r3k___flush_cache_all(void)
  243. {
  244. r3k_flush_icache_range(KSEG0, KSEG0 + icache_size);
  245. }
  247. static void r3k_flush_cache_mm(struct mm_struct *mm)
  248. {
  249. }
  251. static void r3k_flush_cache_range(struct mm_struct *mm, unsigned long start,
  252.   unsigned long end)
  253. {
  254. }
  256. static void r3k_flush_cache_page(struct vm_area_struct *vma,
  257.    unsigned long page)
  258. {
  259. }
  261. static void r3k_flush_page_to_ram(struct page * page)
  262. {
  263. /*
  264.  * Nothing to be done
  265.  */
  266. }
  268. static void r3k_flush_icache_page(struct vm_area_struct *vma, struct page *page)
  269. {
  270. struct mm_struct *mm = vma->vm_mm;
  271. unsigned long physpage;
  273. if (mm->context == 0)
  274. return;
  276. if (!(vma->vm_flags & VM_EXEC))
  277. return;
  279. #ifdef DEBUG_CACHE
  280. printk("cpage[%d,%08lx]", (int)mm->context, page);
  281. #endif
  283. physpage = (unsigned long) page_address(page);
  284. if (physpage)
  285. r3k_flush_icache_range(physpage, physpage + PAGE_SIZE);
  286. }
  288. static void r3k_flush_cache_sigtramp(unsigned long addr)
  289. {
  290. unsigned long flags;
  292. #ifdef DEBUG_CACHE
  293. printk("csigtramp[%08lx]", addr);
  294. #endif
  296. flags = read_32bit_cp0_register(CP0_STATUS);
  298. write_32bit_cp0_register(CP0_STATUS, flags&~ST0_IEC);
  300. /* Fill the TLB to avoid an exception with caches isolated. */
  301. asm (  "lwt$0, 0x000(%0)nt"
  302. "lwt$0, 0x004(%0)nt"
  303. : : "r" (addr) );
  305. write_32bit_cp0_register(CP0_STATUS, (ST0_ISC|ST0_SWC|flags)&~ST0_IEC);
  307. asm (  "sbt$0, 0x000(%0)nt"
  308. "sbt$0, 0x004(%0)nt"
  309. : : "r" (addr) );
  311. write_32bit_cp0_register(CP0_STATUS, flags);
  312. }
  314. static void r3k_dma_cache_wback_inv(unsigned long start, unsigned long size)
  315. {
  316. iob();
  317. r3k_flush_dcache_range(start, start + size);
  318. }
  320. void __init ld_mmu_r23000(void)
  321. {
  322. unsigned long config;
  324. _clear_page = r3k_clear_page;
  325. _copy_page = r3k_copy_page;
  327. r3k_probe_cache();
  329. _flush_cache_all = r3k_flush_cache_all;
  330. ___flush_cache_all = r3k___flush_cache_all;
  331. _flush_cache_mm = r3k_flush_cache_mm;
  332. _flush_cache_range = r3k_flush_cache_range;
  333. _flush_cache_page = r3k_flush_cache_page;
  334. _flush_cache_sigtramp = r3k_flush_cache_sigtramp;
  335. _flush_page_to_ram = r3k_flush_page_to_ram;
  336. _flush_icache_page = r3k_flush_icache_page;
  337. _flush_icache_range = r3k_flush_icache_range;
  339. _dma_cache_wback_inv = r3k_dma_cache_wback_inv;
  341. printk("Primary instruction cache %dkb, linesize %d bytesn",
  342. (int) (icache_size >> 10), (int) icache_lsize);
  343. printk("Primary data cache %dkb, linesize %d bytesn",
  344. (int) (dcache_size >> 10), (int) dcache_lsize);
  346. }