ffb_context.c
上传用户:jlfgdled
上传日期:2013-04-10
资源大小:33168k
文件大小:17k
源码类别:

Linux/Unix编程

开发平台:

Unix_Linux

  1. /* $Id: ffb_context.c,v 1.4 2000/08/29 07:01:55 davem Exp $
  2.  * ffb_context.c: Creator/Creator3D DRI/DRM context switching.
  3.  *
  4.  * Copyright (C) 2000 David S. Miller (davem@redhat.com)
  5.  *
  6.  * Almost entirely stolen from tdfx_context.c, see there
  7.  * for authors.
  8.  */
  9. #include <linux/sched.h>
  10. #include <asm/upa.h>
  11. #include "drmP.h"
  12. #include "ffb_drv.h"
  13. static int ffb_alloc_queue(drm_device_t *dev, int is_2d_only)
  14. {
  15. ffb_dev_priv_t *fpriv = (ffb_dev_priv_t *) (dev + 1);
  16. int i;
  17. for (i = 0; i < FFB_MAX_CTXS; i++) {
  18. if (fpriv->hw_state[i] == NULL)
  19. break;
  20. }
  21. if (i == FFB_MAX_CTXS)
  22. return -1;
  23. fpriv->hw_state[i] = kmalloc(sizeof(struct ffb_hw_context), GFP_KERNEL);
  24. if (fpriv->hw_state[i] == NULL)
  25. return -1;
  26. fpriv->hw_state[i]->is_2d_only = is_2d_only;
  27. /* Plus one because 0 is the special DRM_KERNEL_CONTEXT. */
  28. return i + 1;
  29. }
  30. static void ffb_save_context(ffb_dev_priv_t *fpriv, int idx)
  31. {
  32. ffb_fbcPtr ffb = fpriv->regs;
  33. struct ffb_hw_context *ctx;
  34. int i;
  35. ctx = fpriv->hw_state[idx - 1];
  36. if (idx == 0 || ctx == NULL)
  37. return;
  38. if (ctx->is_2d_only) {
  39. /* 2D applications only care about certain pieces
  40.  * of state.
  41.  */
  42. ctx->drawop = upa_readl(&ffb->drawop);
  43. ctx->ppc = upa_readl(&ffb->ppc);
  44. ctx->wid = upa_readl(&ffb->wid);
  45. ctx->fg = upa_readl(&ffb->fg);
  46. ctx->bg = upa_readl(&ffb->bg);
  47. ctx->xclip = upa_readl(&ffb->xclip);
  48. ctx->fbc = upa_readl(&ffb->fbc);
  49. ctx->rop = upa_readl(&ffb->rop);
  50. ctx->cmp = upa_readl(&ffb->cmp);
  51. ctx->matchab = upa_readl(&ffb->matchab);
  52. ctx->magnab = upa_readl(&ffb->magnab);
  53. ctx->pmask = upa_readl(&ffb->pmask);
  54. ctx->xpmask = upa_readl(&ffb->xpmask);
  55. ctx->lpat = upa_readl(&ffb->lpat);
  56. ctx->fontxy = upa_readl(&ffb->fontxy);
  57. ctx->fontw = upa_readl(&ffb->fontw);
  58. ctx->fontinc = upa_readl(&ffb->fontinc);
  59. /* stencil/stencilctl only exists on FFB2+ and later
  60.  * due to the introduction of 3DRAM-III.
  61.  */
  62. if (fpriv->ffb_type == ffb2_vertical_plus ||
  63.     fpriv->ffb_type == ffb2_horizontal_plus) {
  64. ctx->stencil = upa_readl(&ffb->stencil);
  65. ctx->stencilctl = upa_readl(&ffb->stencilctl);
  66. }
  67. for (i = 0; i < 32; i++)
  68. ctx->area_pattern[i] = upa_readl(&ffb->pattern[i]);
  69. ctx->ucsr = upa_readl(&ffb->ucsr);
  70. return;
  71. }
  72. /* Fetch drawop. */
  73. ctx->drawop = upa_readl(&ffb->drawop);
  74. /* If we were saving the vertex registers, this is where
  75.  * we would do it.  We would save 32 32-bit words starting
  76.  * at ffb->suvtx.
  77.  */
  78. /* Capture rendering attributes. */
  79. ctx->ppc = upa_readl(&ffb->ppc); /* Pixel Processor Control */
  80. ctx->wid = upa_readl(&ffb->wid); /* Current WID */
  81. ctx->fg = upa_readl(&ffb->fg); /* Constant FG color */
  82. ctx->bg = upa_readl(&ffb->bg); /* Constant BG color */
  83. ctx->consty = upa_readl(&ffb->consty); /* Constant Y */
  84. ctx->constz = upa_readl(&ffb->constz); /* Constant Z */
  85. ctx->xclip = upa_readl(&ffb->xclip); /* X plane clip */
  86. ctx->dcss = upa_readl(&ffb->dcss); /* Depth Cue Scale Slope */
  87. ctx->vclipmin = upa_readl(&ffb->vclipmin); /* Primary XY clip, minimum */
  88. ctx->vclipmax = upa_readl(&ffb->vclipmax); /* Primary XY clip, maximum */
  89. ctx->vclipzmin = upa_readl(&ffb->vclipzmin); /* Primary Z clip, minimum */
  90. ctx->vclipzmax = upa_readl(&ffb->vclipzmax); /* Primary Z clip, maximum */
  91. ctx->dcsf = upa_readl(&ffb->dcsf); /* Depth Cue Scale Front Bound */
  92. ctx->dcsb = upa_readl(&ffb->dcsb); /* Depth Cue Scale Back Bound */
  93. ctx->dczf = upa_readl(&ffb->dczf); /* Depth Cue Scale Z Front */
  94. ctx->dczb = upa_readl(&ffb->dczb); /* Depth Cue Scale Z Back */
  95. ctx->blendc = upa_readl(&ffb->blendc); /* Alpha Blend Control */
  96. ctx->blendc1 = upa_readl(&ffb->blendc1); /* Alpha Blend Color 1 */
  97. ctx->blendc2 = upa_readl(&ffb->blendc2); /* Alpha Blend Color 2 */
  98. ctx->fbc = upa_readl(&ffb->fbc); /* Frame Buffer Control */
  99. ctx->rop = upa_readl(&ffb->rop); /* Raster Operation */
  100. ctx->cmp = upa_readl(&ffb->cmp); /* Compare Controls */
  101. ctx->matchab = upa_readl(&ffb->matchab); /* Buffer A/B Match Ops */
  102. ctx->matchc = upa_readl(&ffb->matchc); /* Buffer C Match Ops */
  103. ctx->magnab = upa_readl(&ffb->magnab); /* Buffer A/B Magnitude Ops */
  104. ctx->magnc = upa_readl(&ffb->magnc); /* Buffer C Magnitude Ops */
  105. ctx->pmask = upa_readl(&ffb->pmask); /* RGB Plane Mask */
  106. ctx->xpmask = upa_readl(&ffb->xpmask); /* X Plane Mask */
  107. ctx->ypmask = upa_readl(&ffb->ypmask); /* Y Plane Mask */
  108. ctx->zpmask = upa_readl(&ffb->zpmask); /* Z Plane Mask */
  109. /* Auxiliary Clips. */
  110. ctx->auxclip0min = upa_readl(&ffb->auxclip[0].min);
  111. ctx->auxclip0max = upa_readl(&ffb->auxclip[0].max);
  112. ctx->auxclip1min = upa_readl(&ffb->auxclip[1].min);
  113. ctx->auxclip1max = upa_readl(&ffb->auxclip[1].max);
  114. ctx->auxclip2min = upa_readl(&ffb->auxclip[2].min);
  115. ctx->auxclip2max = upa_readl(&ffb->auxclip[2].max);
  116. ctx->auxclip3min = upa_readl(&ffb->auxclip[3].min);
  117. ctx->auxclip3max = upa_readl(&ffb->auxclip[3].max);
  118. ctx->lpat = upa_readl(&ffb->lpat); /* Line Pattern */
  119. ctx->fontxy = upa_readl(&ffb->fontxy); /* XY Font Coordinate */
  120. ctx->fontw = upa_readl(&ffb->fontw); /* Font Width */
  121. ctx->fontinc = upa_readl(&ffb->fontinc); /* Font X/Y Increment */
  122. /* These registers/features only exist on FFB2 and later chips. */
  123. if (fpriv->ffb_type >= ffb2_prototype) {
  124. ctx->dcss1 = upa_readl(&ffb->dcss1); /* Depth Cue Scale Slope 1 */
  125. ctx->dcss2 = upa_readl(&ffb->dcss2); /* Depth Cue Scale Slope 2 */
  126. ctx->dcss2 = upa_readl(&ffb->dcss3); /* Depth Cue Scale Slope 3 */
  127. ctx->dcs2  = upa_readl(&ffb->dcs2); /* Depth Cue Scale 2 */
  128. ctx->dcs3  = upa_readl(&ffb->dcs3); /* Depth Cue Scale 3 */
  129. ctx->dcs4  = upa_readl(&ffb->dcs4); /* Depth Cue Scale 4 */
  130. ctx->dcd2  = upa_readl(&ffb->dcd2); /* Depth Cue Depth 2 */
  131. ctx->dcd3  = upa_readl(&ffb->dcd3); /* Depth Cue Depth 3 */
  132. ctx->dcd4  = upa_readl(&ffb->dcd4); /* Depth Cue Depth 4 */
  133. /* And stencil/stencilctl only exists on FFB2+ and later
  134.  * due to the introduction of 3DRAM-III.
  135.  */
  136. if (fpriv->ffb_type == ffb2_vertical_plus ||
  137.     fpriv->ffb_type == ffb2_horizontal_plus) {
  138. ctx->stencil = upa_readl(&ffb->stencil);
  139. ctx->stencilctl = upa_readl(&ffb->stencilctl);
  140. }
  141. }
  142. /* Save the 32x32 area pattern. */
  143. for (i = 0; i < 32; i++)
  144. ctx->area_pattern[i] = upa_readl(&ffb->pattern[i]);
  145. /* Finally, stash away the User Constol/Status Register. */
  146. ctx->ucsr = upa_readl(&ffb->ucsr);
  147. }
  148. static void ffb_restore_context(ffb_dev_priv_t *fpriv, int old, int idx)
  149. {
  150. ffb_fbcPtr ffb = fpriv->regs;
  151. struct ffb_hw_context *ctx;
  152. int i;
  153. ctx = fpriv->hw_state[idx - 1];
  154. if (idx == 0 || ctx == NULL)
  155. return;
  156. if (ctx->is_2d_only) {
  157. /* 2D applications only care about certain pieces
  158.  * of state.
  159.  */
  160. upa_writel(ctx->drawop, &ffb->drawop);
  161. /* If we were restoring the vertex registers, this is where
  162.  * we would do it.  We would restore 32 32-bit words starting
  163.  * at ffb->suvtx.
  164.  */
  165. upa_writel(ctx->ppc, &ffb->ppc);
  166. upa_writel(ctx->wid, &ffb->wid);
  167. upa_writel(ctx->fg,  &ffb->fg);
  168. upa_writel(ctx->bg, &ffb->bg);
  169. upa_writel(ctx->xclip, &ffb->xclip);
  170. upa_writel(ctx->fbc, &ffb->fbc);
  171. upa_writel(ctx->rop, &ffb->rop);
  172. upa_writel(ctx->cmp, &ffb->cmp);
  173. upa_writel(ctx->matchab, &ffb->matchab);
  174. upa_writel(ctx->magnab, &ffb->magnab);
  175. upa_writel(ctx->pmask, &ffb->pmask);
  176. upa_writel(ctx->xpmask, &ffb->xpmask);
  177. upa_writel(ctx->lpat, &ffb->lpat);
  178. upa_writel(ctx->fontxy, &ffb->fontxy);
  179. upa_writel(ctx->fontw, &ffb->fontw);
  180. upa_writel(ctx->fontinc, &ffb->fontinc);
  181. /* stencil/stencilctl only exists on FFB2+ and later
  182.  * due to the introduction of 3DRAM-III.
  183.  */
  184. if (fpriv->ffb_type == ffb2_vertical_plus ||
  185.     fpriv->ffb_type == ffb2_horizontal_plus) {
  186. upa_writel(ctx->stencil, &ffb->stencil);
  187. upa_writel(ctx->stencilctl, &ffb->stencilctl);
  188. upa_writel(0x80000000, &ffb->fbc);
  189. upa_writel((ctx->stencilctl | 0x80000),
  190.    &ffb->rawstencilctl);
  191. upa_writel(ctx->fbc, &ffb->fbc);
  192. }
  193. for (i = 0; i < 32; i++)
  194. upa_writel(ctx->area_pattern[i], &ffb->pattern[i]);
  195. upa_writel((ctx->ucsr & 0xf0000), &ffb->ucsr);
  196. return;
  197. }
  198. /* Restore drawop. */
  199. upa_writel(ctx->drawop, &ffb->drawop);
  200. /* If we were restoring the vertex registers, this is where
  201.  * we would do it.  We would restore 32 32-bit words starting
  202.  * at ffb->suvtx.
  203.  */
  204. /* Restore rendering attributes. */
  205. upa_writel(ctx->ppc, &ffb->ppc); /* Pixel Processor Control */
  206. upa_writel(ctx->wid, &ffb->wid); /* Current WID */
  207. upa_writel(ctx->fg, &ffb->fg); /* Constant FG color */
  208. upa_writel(ctx->bg, &ffb->bg); /* Constant BG color */
  209. upa_writel(ctx->consty, &ffb->consty); /* Constant Y */
  210. upa_writel(ctx->constz, &ffb->constz); /* Constant Z */
  211. upa_writel(ctx->xclip, &ffb->xclip); /* X plane clip */
  212. upa_writel(ctx->dcss, &ffb->dcss); /* Depth Cue Scale Slope */
  213. upa_writel(ctx->vclipmin, &ffb->vclipmin); /* Primary XY clip, minimum */
  214. upa_writel(ctx->vclipmax, &ffb->vclipmax); /* Primary XY clip, maximum */
  215. upa_writel(ctx->vclipzmin, &ffb->vclipzmin); /* Primary Z clip, minimum */
  216. upa_writel(ctx->vclipzmax, &ffb->vclipzmax); /* Primary Z clip, maximum */
  217. upa_writel(ctx->dcsf, &ffb->dcsf); /* Depth Cue Scale Front Bound */
  218. upa_writel(ctx->dcsb, &ffb->dcsb); /* Depth Cue Scale Back Bound */
  219. upa_writel(ctx->dczf, &ffb->dczf); /* Depth Cue Scale Z Front */
  220. upa_writel(ctx->dczb, &ffb->dczb); /* Depth Cue Scale Z Back */
  221. upa_writel(ctx->blendc, &ffb->blendc); /* Alpha Blend Control */
  222. upa_writel(ctx->blendc1, &ffb->blendc1); /* Alpha Blend Color 1 */
  223. upa_writel(ctx->blendc2, &ffb->blendc2); /* Alpha Blend Color 2 */
  224. upa_writel(ctx->fbc, &ffb->fbc); /* Frame Buffer Control */
  225. upa_writel(ctx->rop, &ffb->rop); /* Raster Operation */
  226. upa_writel(ctx->cmp, &ffb->cmp); /* Compare Controls */
  227. upa_writel(ctx->matchab, &ffb->matchab); /* Buffer A/B Match Ops */
  228. upa_writel(ctx->matchc, &ffb->matchc); /* Buffer C Match Ops */
  229. upa_writel(ctx->magnab, &ffb->magnab); /* Buffer A/B Magnitude Ops */
  230. upa_writel(ctx->magnc, &ffb->magnc); /* Buffer C Magnitude Ops */
  231. upa_writel(ctx->pmask, &ffb->pmask); /* RGB Plane Mask */
  232. upa_writel(ctx->xpmask, &ffb->xpmask); /* X Plane Mask */
  233. upa_writel(ctx->ypmask, &ffb->ypmask); /* Y Plane Mask */
  234. upa_writel(ctx->zpmask, &ffb->zpmask); /* Z Plane Mask */
  235. /* Auxiliary Clips. */
  236. upa_writel(ctx->auxclip0min, &ffb->auxclip[0].min);
  237. upa_writel(ctx->auxclip0max, &ffb->auxclip[0].max);
  238. upa_writel(ctx->auxclip1min, &ffb->auxclip[1].min);
  239. upa_writel(ctx->auxclip1max, &ffb->auxclip[1].max);
  240. upa_writel(ctx->auxclip2min, &ffb->auxclip[2].min);
  241. upa_writel(ctx->auxclip2max, &ffb->auxclip[2].max);
  242. upa_writel(ctx->auxclip3min, &ffb->auxclip[3].min);
  243. upa_writel(ctx->auxclip3max, &ffb->auxclip[3].max);
  244. upa_writel(ctx->lpat, &ffb->lpat); /* Line Pattern */
  245. upa_writel(ctx->fontxy, &ffb->fontxy); /* XY Font Coordinate */
  246. upa_writel(ctx->fontw, &ffb->fontw); /* Font Width */
  247. upa_writel(ctx->fontinc, &ffb->fontinc); /* Font X/Y Increment */
  248. /* These registers/features only exist on FFB2 and later chips. */
  249. if (fpriv->ffb_type >= ffb2_prototype) {
  250. upa_writel(ctx->dcss1, &ffb->dcss1); /* Depth Cue Scale Slope 1 */
  251. upa_writel(ctx->dcss2, &ffb->dcss2); /* Depth Cue Scale Slope 2 */
  252. upa_writel(ctx->dcss3, &ffb->dcss2); /* Depth Cue Scale Slope 3 */
  253. upa_writel(ctx->dcs2, &ffb->dcs2); /* Depth Cue Scale 2 */
  254. upa_writel(ctx->dcs3, &ffb->dcs3); /* Depth Cue Scale 3 */
  255. upa_writel(ctx->dcs4, &ffb->dcs4); /* Depth Cue Scale 4 */
  256. upa_writel(ctx->dcd2, &ffb->dcd2); /* Depth Cue Depth 2 */
  257. upa_writel(ctx->dcd3, &ffb->dcd3); /* Depth Cue Depth 3 */
  258. upa_writel(ctx->dcd4, &ffb->dcd4); /* Depth Cue Depth 4 */
  259. /* And stencil/stencilctl only exists on FFB2+ and later
  260.  * due to the introduction of 3DRAM-III.
  261.  */
  262. if (fpriv->ffb_type == ffb2_vertical_plus ||
  263.     fpriv->ffb_type == ffb2_horizontal_plus) {
  264. /* Unfortunately, there is a hardware bug on
  265.  * the FFB2+ chips which prevents a normal write
  266.  * to the stencil control register from working
  267.  * as it should.
  268.  *
  269.  * The state controlled by the FFB stencilctl register
  270.  * really gets transferred to the per-buffer instances
  271.  * of the stencilctl register in the 3DRAM chips.
  272.  *
  273.  * The bug is that FFB does not update buffer C correctly,
  274.  * so we have to do it by hand for them.
  275.  */
  276. /* This will update buffers A and B. */
  277. upa_writel(ctx->stencil, &ffb->stencil);
  278. upa_writel(ctx->stencilctl, &ffb->stencilctl);
  279. /* Force FFB to use buffer C 3dram regs. */
  280. upa_writel(0x80000000, &ffb->fbc);
  281. upa_writel((ctx->stencilctl | 0x80000),
  282.    &ffb->rawstencilctl);
  283. /* Now restore the correct FBC controls. */
  284. upa_writel(ctx->fbc, &ffb->fbc);
  285. }
  286. }
  287. /* Restore the 32x32 area pattern. */
  288. for (i = 0; i < 32; i++)
  289. upa_writel(ctx->area_pattern[i], &ffb->pattern[i]);
  290. /* Finally, stash away the User Constol/Status Register.
  291.  * The only state we really preserve here is the picking
  292.  * control.
  293.  */
  294. upa_writel((ctx->ucsr & 0xf0000), &ffb->ucsr);
  295. }
  296. #define FFB_UCSR_FB_BUSY       0x01000000
  297. #define FFB_UCSR_RP_BUSY       0x02000000
  298. #define FFB_UCSR_ALL_BUSY      (FFB_UCSR_RP_BUSY|FFB_UCSR_FB_BUSY)
  299. static void FFBWait(ffb_fbcPtr ffb)
  300. {
  301. int limit = 100000;
  302. do {
  303. u32 regval = upa_readl(&ffb->ucsr);
  304. if ((regval & FFB_UCSR_ALL_BUSY) == 0)
  305. break;
  306. } while (--limit);
  307. }
  308. int ffb_context_switch(drm_device_t *dev, int old, int new)
  309. {
  310. ffb_dev_priv_t *fpriv = (ffb_dev_priv_t *) (dev + 1);
  311.         atomic_inc(&dev->total_ctx);
  312. #if DRM_DMA_HISTOGRAM
  313.         dev->ctx_start = get_cycles();
  314. #endif
  315.         
  316.         DRM_DEBUG("Context switch from %d to %dn", old, new);
  317.         if (new == dev->last_context ||
  318.     dev->last_context == 0) {
  319. dev->last_context = new;
  320.                 return 0;
  321. }
  322.         
  323. FFBWait(fpriv->regs);
  324. ffb_save_context(fpriv, old);
  325. ffb_restore_context(fpriv, old, new);
  326. FFBWait(fpriv->regs);
  327.         
  328. dev->last_context = new;
  329.         return 0;
  330. }
  331. int ffb_resctx(struct inode *inode, struct file *filp, unsigned int cmd,
  332.        unsigned long arg)
  333. {
  334. drm_ctx_res_t res;
  335. drm_ctx_t ctx;
  336. int i;
  337. DRM_DEBUG("%dn", DRM_RESERVED_CONTEXTS);
  338. if (copy_from_user(&res, (drm_ctx_res_t *)arg, sizeof(res)))
  339. return -EFAULT;
  340. if (res.count >= DRM_RESERVED_CONTEXTS) {
  341. memset(&ctx, 0, sizeof(ctx));
  342. for (i = 0; i < DRM_RESERVED_CONTEXTS; i++) {
  343. ctx.handle = i;
  344. if (copy_to_user(&res.contexts[i],
  345.  &i,
  346.  sizeof(i)))
  347. return -EFAULT;
  348. }
  349. }
  350. res.count = DRM_RESERVED_CONTEXTS;
  351. if (copy_to_user((drm_ctx_res_t *)arg, &res, sizeof(res)))
  352. return -EFAULT;
  353. return 0;
  354. }
  355. int ffb_addctx(struct inode *inode, struct file *filp, unsigned int cmd,
  356.        unsigned long arg)
  357. {
  358. drm_file_t *priv = filp->private_data;
  359. drm_device_t *dev = priv->dev;
  360. drm_ctx_t ctx;
  361. int idx;
  362. if (copy_from_user(&ctx, (drm_ctx_t *)arg, sizeof(ctx)))
  363. return -EFAULT;
  364. idx = ffb_alloc_queue(dev, (ctx.flags & _DRM_CONTEXT_2DONLY));
  365. if (idx < 0)
  366. return -ENFILE;
  367. DRM_DEBUG("%dn", ctx.handle);
  368. ctx.handle = idx;
  369. if (copy_to_user((drm_ctx_t *)arg, &ctx, sizeof(ctx)))
  370. return -EFAULT;
  371. return 0;
  372. }
  373. int ffb_modctx(struct inode *inode, struct file *filp, unsigned int cmd,
  374.        unsigned long arg)
  375. {
  376. drm_file_t *priv = filp->private_data;
  377. drm_device_t *dev = priv->dev;
  378. ffb_dev_priv_t *fpriv = (ffb_dev_priv_t *) (dev + 1);
  379. struct ffb_hw_context *hwctx;
  380. drm_ctx_t ctx;
  381. int idx;
  382. if (copy_from_user(&ctx, (drm_ctx_t*)arg, sizeof(ctx)))
  383. return -EFAULT;
  384. idx = ctx.handle;
  385. if (idx <= 0 || idx >= FFB_MAX_CTXS)
  386. return -EINVAL;
  387. hwctx = fpriv->hw_state[idx - 1];
  388. if (hwctx == NULL)
  389. return -EINVAL;
  390. if ((ctx.flags & _DRM_CONTEXT_2DONLY) == 0)
  391. hwctx->is_2d_only = 0;
  392. else
  393. hwctx->is_2d_only = 1;
  394. return 0;
  395. }
  396. int ffb_getctx(struct inode *inode, struct file *filp, unsigned int cmd,
  397.        unsigned long arg)
  398. {
  399. drm_file_t *priv = filp->private_data;
  400. drm_device_t *dev = priv->dev;
  401. ffb_dev_priv_t *fpriv = (ffb_dev_priv_t *) (dev + 1);
  402. struct ffb_hw_context *hwctx;
  403. drm_ctx_t ctx;
  404. int idx;
  405. if (copy_from_user(&ctx, (drm_ctx_t*)arg, sizeof(ctx)))
  406. return -EFAULT;
  407. idx = ctx.handle;
  408. if (idx <= 0 || idx >= FFB_MAX_CTXS)
  409. return -EINVAL;
  410. hwctx = fpriv->hw_state[idx - 1];
  411. if (hwctx == NULL)
  412. return -EINVAL;
  413. if (hwctx->is_2d_only != 0)
  414. ctx.flags = _DRM_CONTEXT_2DONLY;
  415. else
  416. ctx.flags = 0;
  417. if (copy_to_user((drm_ctx_t*)arg, &ctx, sizeof(ctx)))
  418. return -EFAULT;
  419. return 0;
  420. }
  421. int ffb_switchctx(struct inode *inode, struct file *filp, unsigned int cmd,
  422.   unsigned long arg)
  423. {
  424. drm_file_t *priv = filp->private_data;
  425. drm_device_t *dev = priv->dev;
  426. drm_ctx_t ctx;
  427. if (copy_from_user(&ctx, (drm_ctx_t *)arg, sizeof(ctx)))
  428. return -EFAULT;
  429. DRM_DEBUG("%dn", ctx.handle);
  430. return ffb_context_switch(dev, dev->last_context, ctx.handle);
  431. }
  432. int ffb_newctx(struct inode *inode, struct file *filp, unsigned int cmd,
  433.        unsigned long arg)
  434. {
  435. drm_ctx_t ctx;
  436. if (copy_from_user(&ctx, (drm_ctx_t *)arg, sizeof(ctx)))
  437. return -EFAULT;
  438. DRM_DEBUG("%dn", ctx.handle);
  439. return 0;
  440. }
  441. int ffb_rmctx(struct inode *inode, struct file *filp, unsigned int cmd,
  442.        unsigned long arg)
  443. {
  444. drm_ctx_t ctx;
  445. drm_file_t *priv = filp->private_data;
  446. drm_device_t *dev = priv->dev;
  447. ffb_dev_priv_t *fpriv = (ffb_dev_priv_t *) (dev + 1);
  448. int idx;
  449. if (copy_from_user(&ctx, (drm_ctx_t *)arg, sizeof(ctx)))
  450. return -EFAULT;
  451. DRM_DEBUG("%dn", ctx.handle);
  452. idx = ctx.handle - 1;
  453. if (idx < 0 || idx >= FFB_MAX_CTXS)
  454. return -EINVAL;
  455. if (fpriv->hw_state[idx] != NULL) {
  456. kfree(fpriv->hw_state[idx]);
  457. fpriv->hw_state[idx] = NULL;
  458. }
  459. return 0;
  460. }