开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
ipacx.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：29k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

ipacx.c：源码内容
  1. /* 
  2.  *
  3.  * IPACX specific routines
  4.  *
  5.  * Author       Joerg Petersohn
  6.  * Derived from hisax_isac.c, isac.c, hscx.c and others
  7.  * 
  8.  * This software may be used and distributed according to the terms
  9.  * of the GNU General Public License, incorporated herein by reference.
  10.  *
  11.  */
  12. #define __NO_VERSION__
  13. #include <linux/kernel.h>
  14. #include <linux/config.h>
  15. #include <linux/init.h>
  16. #include "hisax_if.h"
  17. #include "hisax.h"
  18. #include "isdnl1.h"
  19. #include "ipacx.h"
  21. #define DBUSY_TIMER_VALUE 80
  22. #define TIMER3_VALUE      7000
  23. #define MAX_DFRAME_LEN_L1 300
  24. #define B_FIFO_SIZE       64
  25. #define D_FIFO_SIZE       32
  28. // ipacx interrupt mask values    
  29. #define _MASK_IMASK     0x2E  // global mask
  30. #define _MASKB_IMASK    0x0B
  31. #define _MASKD_IMASK    0x03  // all on
  33. //----------------------------------------------------------
  34. // local function declarations
  35. //----------------------------------------------------------
  36. static void ph_command(struct IsdnCardState *cs, unsigned int command);
  37. static inline void cic_int(struct IsdnCardState *cs);
  38. static void dch_l2l1(struct PStack *st, int pr, void *arg);
  39. static void dbusy_timer_handler(struct IsdnCardState *cs);
  40. static void ipacx_new_ph(struct IsdnCardState *cs);
  41. static void dch_bh(struct IsdnCardState *cs);
  42. static void dch_sched_event(struct IsdnCardState *cs, int event);
  43. static void dch_empty_fifo(struct IsdnCardState *cs, int count);
  44. static void dch_fill_fifo(struct IsdnCardState *cs);
  45. static inline void dch_int(struct IsdnCardState *cs);
  46. static void __devinit dch_setstack(struct PStack *st, struct IsdnCardState *cs);
  47. static void __devinit dch_init(struct IsdnCardState *cs);
  48. static void bch_l2l1(struct PStack *st, int pr, void *arg);
  49. static void bch_sched_event(struct BCState *bcs, int event);
  50. static void bch_empty_fifo(struct BCState *bcs, int count);
  51. static void bch_fill_fifo(struct BCState *bcs);
  52. static void bch_int(struct IsdnCardState *cs, u_char hscx);
  53. static void bch_mode(struct BCState *bcs, int mode, int bc);
  54. static void bch_close_state(struct BCState *bcs);
  55. static int bch_open_state(struct IsdnCardState *cs, struct BCState *bcs);
  56. static int bch_setstack(struct PStack *st, struct BCState *bcs);
  57. static void __devinit bch_init(struct IsdnCardState *cs, int hscx);
  58. static void __init clear_pending_ints(struct IsdnCardState *cs);
  60. //----------------------------------------------------------
  61. // Issue Layer 1 command to chip
  62. //----------------------------------------------------------
  63. static void 
  64. ph_command(struct IsdnCardState *cs, unsigned int command)
  65. {
  66. if (cs->debug &L1_DEB_ISAC)
  67. debugl1(cs, "ph_command (%#x) in (%#x)", command,
  68. cs->dc.isac.ph_state);
  69. //###################################  
  70. // printk(KERN_INFO "ph_command (%#x)n", command);
  71. //###################################  
  72. cs->writeisac(cs, IPACX_CIX0, (command << 4) | 0x0E);
  73. }
  75. //----------------------------------------------------------
  76. // Transceiver interrupt handler
  77. //----------------------------------------------------------
  78. static inline void 
  79. cic_int(struct IsdnCardState *cs)
  80. {
  81. u_char event;
  83. event = cs->readisac(cs, IPACX_CIR0) >> 4;
  84. if (cs->debug &L1_DEB_ISAC) debugl1(cs, "cic_int(event=%#x)", event);
  85. //#########################################  
  86. // printk(KERN_INFO "cic_int(%x)n", event);
  87. //#########################################  
  88.   cs->dc.isac.ph_state = event;
  89.   dch_sched_event(cs, D_L1STATECHANGE);
  90. }
  92. //==========================================================
  93. // D channel functions
  94. //==========================================================
  96. //----------------------------------------------------------
  97. // Command entry point
  98. //----------------------------------------------------------
  99. static void
  100. dch_l2l1(struct PStack *st, int pr, void *arg)
  101. {
  102. struct IsdnCardState *cs = (struct IsdnCardState *) st->l1.hardware;
  103. struct sk_buff *skb = arg;
  104.   u_char cda1_cr, cda2_cr;
  106. switch (pr) {
  107. case (PH_DATA |REQUEST):
  108. if (cs->debug &DEB_DLOG_HEX)     LogFrame(cs, skb->data, skb->len);
  109. if (cs->debug &DEB_DLOG_VERBOSE) dlogframe(cs, skb, 0);
  110. if (cs->tx_skb) {
  111. skb_queue_tail(&cs->sq, skb);
  112. #ifdef L2FRAME_DEBUG
  113. if (cs->debug &L1_DEB_LAPD) Logl2Frame(cs, skb, "PH_DATA Queued", 0);
  114. #endif
  115. } else {
  116. cs->tx_skb = skb;
  117. cs->tx_cnt = 0;
  118. #ifdef L2FRAME_DEBUG
  119. if (cs->debug &L1_DEB_LAPD) Logl2Frame(cs, skb, "PH_DATA", 0);
  120. #endif
  121. dch_fill_fifo(cs);
  122. }
  123. break;
  124.       
  125. case (PH_PULL |INDICATION):
  126. if (cs->tx_skb) {
  127. if (cs->debug & L1_DEB_WARN)
  128. debugl1(cs, " l2l1 tx_skb exist this shouldn't happen");
  129. skb_queue_tail(&cs->sq, skb);
  130. break;
  131. }
  132. if (cs->debug & DEB_DLOG_HEX)     LogFrame(cs, skb->data, skb->len);
  133. if (cs->debug & DEB_DLOG_VERBOSE) dlogframe(cs, skb, 0);
  134. cs->tx_skb = skb;
  135. cs->tx_cnt = 0;
  136. #ifdef L2FRAME_DEBUG
  137. if (cs->debug & L1_DEB_LAPD) Logl2Frame(cs, skb, "PH_DATA_PULLED", 0);
  138. #endif
  139. dch_fill_fifo(cs);
  140. break;
  141.       
  142. case (PH_PULL | REQUEST):
  143. #ifdef L2FRAME_DEBUG
  144. if (cs->debug & L1_DEB_LAPD) debugl1(cs, "-> PH_REQUEST_PULL");
  145. #endif
  146. if (!cs->tx_skb) {
  147. clear_bit(FLG_L1_PULL_REQ, &st->l1.Flags);
  148. st->l1.l1l2(st, PH_PULL | CONFIRM, NULL);
  149. } else
  150. set_bit(FLG_L1_PULL_REQ, &st->l1.Flags);
  151. break;
  153. case (HW_RESET | REQUEST):
  154. case (HW_ENABLE | REQUEST):
  155. ph_command(cs, IPACX_CMD_TIM);
  156. break;
  158. case (HW_INFO3 | REQUEST):
  159. ph_command(cs, IPACX_CMD_AR8);
  160. break;
  162. case (HW_TESTLOOP | REQUEST):
  163.       cs->writeisac(cs, IPACX_CDA_TSDP10, 0x80); // Timeslot 0 is B1
  164.       cs->writeisac(cs, IPACX_CDA_TSDP11, 0x81); // Timeslot 0 is B1
  165.       cda1_cr = cs->readisac(cs, IPACX_CDA1_CR);
  166.       cda2_cr = cs->readisac(cs, IPACX_CDA2_CR);
  167. if ((long)arg &1) { // loop B1
  168.         cs->writeisac(cs, IPACX_CDA1_CR, cda1_cr |0x0a); 
  169.       }
  170.       else {  // B1 off
  171.         cs->writeisac(cs, IPACX_CDA1_CR, cda1_cr &~0x0a); 
  172.       }
  173. if ((long)arg &2) { // loop B2
  174.         cs->writeisac(cs, IPACX_CDA1_CR, cda1_cr |0x14); 
  175.       }
  176.       else {  // B2 off
  177.         cs->writeisac(cs, IPACX_CDA1_CR, cda1_cr &~0x14); 
  178.       }
  179. break;
  181. case (HW_DEACTIVATE | RESPONSE):
  182. skb_queue_purge(&cs->rq);
  183. skb_queue_purge(&cs->sq);
  184. if (cs->tx_skb) {
  185. dev_kfree_skb_any(cs->tx_skb);
  186. cs->tx_skb = NULL;
  187. }
  188. if (test_and_clear_bit(FLG_DBUSY_TIMER, &cs->HW_Flags))
  189. del_timer(&cs->dbusytimer);
  190. break;
  192. default:
  193. if (cs->debug &L1_DEB_WARN) debugl1(cs, "dch_l2l1 unknown %04x", pr);
  194. break;
  195. }
  196. }
  198. //----------------------------------------------------------
  199. //----------------------------------------------------------
  200. static void
  201. dbusy_timer_handler(struct IsdnCardState *cs)
  202. {
  203. struct PStack *st;
  204. int rbchd, stard;
  206. if (test_bit(FLG_DBUSY_TIMER, &cs->HW_Flags)) {
  207. rbchd = cs->readisac(cs, IPACX_RBCHD);
  208. stard = cs->readisac(cs, IPACX_STARD);
  209. if (cs->debug) 
  210.       debugl1(cs, "D-Channel Busy RBCHD %02x STARD %02x", rbchd, stard);
  211. if (!(stard &0x40)) { // D-Channel Busy
  212. set_bit(FLG_L1_DBUSY, &cs->HW_Flags);
  213.       for (st = cs->stlist; st; st = st->next) {
  214. st->l1.l1l2(st, PH_PAUSE | INDICATION, NULL); // flow control on
  215. }
  216. } else {
  217. // seems we lost an interrupt; reset transceiver */
  218. clear_bit(FLG_DBUSY_TIMER, &cs->HW_Flags);
  219. if (cs->tx_skb) {
  220. dev_kfree_skb_any(cs->tx_skb);
  221. cs->tx_cnt = 0;
  222. cs->tx_skb = NULL;
  223. } else {
  224. printk(KERN_WARNING "HiSax: ISAC D-Channel Busy no skbn");
  225. debugl1(cs, "D-Channel Busy no skb");
  226. }
  227. cs->writeisac(cs, IPACX_CMDRD, 0x01); // Tx reset, generates XPR
  228. }
  229. }
  230. }
  232. //----------------------------------------------------------
  233. // L1 state machine intermediate layer to isdnl1 module
  234. //----------------------------------------------------------
  235. static void
  236. ipacx_new_ph(struct IsdnCardState *cs)
  237. {
  238. switch (cs->dc.isac.ph_state) {
  239. case (IPACX_IND_RES):
  240. ph_command(cs, IPACX_CMD_DI);
  241. l1_msg(cs, HW_RESET | INDICATION, NULL);
  242. break;
  243.       
  244. case (IPACX_IND_DC):
  245. l1_msg(cs, HW_DEACTIVATE | CONFIRM, NULL);
  246. break;
  247.       
  248. case (IPACX_IND_DR):
  249. l1_msg(cs, HW_DEACTIVATE | INDICATION, NULL);
  250. break;
  251.       
  252. case (IPACX_IND_PU):
  253. l1_msg(cs, HW_POWERUP | CONFIRM, NULL);
  254. break;
  256. case (IPACX_IND_RSY):
  257. l1_msg(cs, HW_RSYNC | INDICATION, NULL);
  258. break;
  260. case (IPACX_IND_AR):
  261. l1_msg(cs, HW_INFO2 | INDICATION, NULL);
  262. break;
  263.       
  264. case (IPACX_IND_AI8):
  265. l1_msg(cs, HW_INFO4_P8 | INDICATION, NULL);
  266. break;
  267.       
  268. case (IPACX_IND_AI10):
  269. l1_msg(cs, HW_INFO4_P10 | INDICATION, NULL);
  270. break;
  271.       
  272. default:
  273. break;
  274. }
  275. }
  277. //----------------------------------------------------------
  278. // bottom half handler for D channel
  279. //----------------------------------------------------------
  280. static void
  281. dch_bh(struct IsdnCardState *cs)
  282. {
  283. struct PStack *st;
  285. if (!cs) return;
  286.   
  287. if (test_and_clear_bit(D_CLEARBUSY, &cs->event)) {
  288. if (cs->debug) debugl1(cs, "D-Channel Busy cleared");
  289. for (st = cs->stlist; st; st = st->next) {
  290. st->l1.l1l2(st, PH_PAUSE | CONFIRM, NULL);
  291. }
  292. }
  293.   
  294. if (test_and_clear_bit(D_RCVBUFREADY, &cs->event)) {
  295. DChannel_proc_rcv(cs);
  296.   }  
  297.   
  298. if (test_and_clear_bit(D_XMTBUFREADY, &cs->event)) {
  299. DChannel_proc_xmt(cs);
  300.   }  
  301.   
  302. if (test_and_clear_bit(D_L1STATECHANGE, &cs->event)) {
  303.     ipacx_new_ph(cs);
  304.   }  
  305. }
  307. //----------------------------------------------------------
  308. // proceed with bottom half handler dch_bh()
  309. //----------------------------------------------------------
  310. static void
  311. dch_sched_event(struct IsdnCardState *cs, int event)
  312. {
  313. set_bit(event, &cs->event);
  314. queue_task(&cs->tqueue, &tq_immediate);
  315. mark_bh(IMMEDIATE_BH);
  316. }
  318. //----------------------------------------------------------
  319. // Fill buffer from receive FIFO
  320. //----------------------------------------------------------
  321. static void 
  322. dch_empty_fifo(struct IsdnCardState *cs, int count)
  323. {
  324. long flags;
  325. u_char *ptr;
  327. if ((cs->debug &L1_DEB_ISAC) && !(cs->debug &L1_DEB_ISAC_FIFO))
  328. debugl1(cs, "dch_empty_fifo()");
  330.   // message too large, remove
  331. if ((cs->rcvidx + count) >= MAX_DFRAME_LEN_L1) {
  332. if (cs->debug &L1_DEB_WARN)
  333. debugl1(cs, "dch_empty_fifo() incoming message too large");
  334.   cs->writeisac(cs, IPACX_CMDRD, 0x80); // RMC
  335. cs->rcvidx = 0;
  336. return;
  337. }
  338.   
  339. ptr = cs->rcvbuf + cs->rcvidx;
  340. cs->rcvidx += count;
  341.   
  342. save_flags(flags);
  343. cli();
  344. cs->readisacfifo(cs, ptr, count);
  345. cs->writeisac(cs, IPACX_CMDRD, 0x80); // RMC
  346. restore_flags(flags);
  347.   
  348. if (cs->debug &L1_DEB_ISAC_FIFO) {
  349. char *t = cs->dlog;
  351. t += sprintf(t, "dch_empty_fifo() cnt %d", count);
  352. QuickHex(t, ptr, count);
  353. debugl1(cs, cs->dlog);
  354. }
  355. }
  357. //----------------------------------------------------------
  358. // Fill transmit FIFO
  359. //----------------------------------------------------------
  360. static void 
  361. dch_fill_fifo(struct IsdnCardState *cs)
  362. {
  363. long flags;
  364. int count;
  365. u_char cmd, *ptr;
  367. if ((cs->debug &L1_DEB_ISAC) && !(cs->debug &L1_DEB_ISAC_FIFO))
  368. debugl1(cs, "dch_fill_fifo()");
  369.     
  370. if (!cs->tx_skb) return;
  371. count = cs->tx_skb->len;
  372. if (count <= 0) return;
  374. if (count > D_FIFO_SIZE) {
  375. count = D_FIFO_SIZE;
  376. cmd   = 0x08; // XTF
  377. } else {
  378. cmd   = 0x0A; // XTF | XME
  379. }
  380.   
  381. save_flags(flags);
  382. cli();
  383. ptr = cs->tx_skb->data;
  384. skb_pull(cs->tx_skb, count);
  385. cs->tx_cnt += count;
  386. cs->writeisacfifo(cs, ptr, count);
  387. cs->writeisac(cs, IPACX_CMDRD, cmd);
  388.   
  389.   // set timeout for transmission contol
  390. if (test_and_set_bit(FLG_DBUSY_TIMER, &cs->HW_Flags)) {
  391. debugl1(cs, "dch_fill_fifo dbusytimer running");
  392. del_timer(&cs->dbusytimer);
  393. }
  394. init_timer(&cs->dbusytimer);
  395. cs->dbusytimer.expires = jiffies + ((DBUSY_TIMER_VALUE * HZ)/1000);
  396. add_timer(&cs->dbusytimer);
  397. restore_flags(flags);
  398.   
  399. if (cs->debug &L1_DEB_ISAC_FIFO) {
  400. char *t = cs->dlog;
  402. t += sprintf(t, "dch_fill_fifo() cnt %d", count);
  403. QuickHex(t, ptr, count);
  404. debugl1(cs, cs->dlog);
  405. }
  406. }
  408. //----------------------------------------------------------
  409. // D channel interrupt handler
  410. //----------------------------------------------------------
  411. static inline void 
  412. dch_int(struct IsdnCardState *cs)
  413. {
  414. struct sk_buff *skb;
  415. u_char istad, rstad;
  416. long flags;
  417. int count;
  419. istad = cs->readisac(cs, IPACX_ISTAD);
  420. //##############################################  
  421. // printk(KERN_WARNING "dch_int(istad=%02x)n", istad);
  422. //##############################################  
  423.   
  424. if (istad &0x80) {  // RME
  425.   rstad = cs->readisac(cs, IPACX_RSTAD);
  426. if ((rstad &0xf0) != 0xa0) { // !(VFR && !RDO && CRC && !RAB)
  427. if (!(rstad &0x80))
  428. if (cs->debug &L1_DEB_WARN) 
  429.           debugl1(cs, "dch_int(): invalid frame");
  430. if ((rstad &0x40))
  431. if (cs->debug &L1_DEB_WARN) 
  432.           debugl1(cs, "dch_int(): RDO");
  433. if (!(rstad &0x20))
  434. if (cs->debug &L1_DEB_WARN) 
  435.           debugl1(cs, "dch_int(): CRC error");
  436.     cs->writeisac(cs, IPACX_CMDRD, 0x80);  // RMC
  437. } else {  // received frame ok
  438. count = cs->readisac(cs, IPACX_RBCLD);
  439.       if (count) count--; // RSTAB is last byte
  440. count &= D_FIFO_SIZE-1;
  441. if (count == 0) count = D_FIFO_SIZE;
  442. dch_empty_fifo(cs, count);
  443. save_flags(flags);
  444. cli();
  445. if ((count = cs->rcvidx) > 0) {
  446.       cs->rcvidx = 0;
  447. if (!(skb = dev_alloc_skb(count)))
  448. printk(KERN_WARNING "HiSax dch_int(): receive out of memoryn");
  449. else {
  450. memcpy(skb_put(skb, count), cs->rcvbuf, count);
  451. skb_queue_tail(&cs->rq, skb);
  452. }
  453. }
  454. restore_flags(flags);
  455.     }
  456.   cs->rcvidx = 0;
  457. dch_sched_event(cs, D_RCVBUFREADY);
  458. }
  460. if (istad &0x40) {  // RPF
  461. dch_empty_fifo(cs, D_FIFO_SIZE);
  462. }
  464. if (istad &0x20) {  // RFO
  465. if (cs->debug &L1_DEB_WARN) debugl1(cs, "dch_int(): RFO");
  466.   cs->writeisac(cs, IPACX_CMDRD, 0x40); //RRES
  467. }
  468.   
  469.   if (istad &0x10) {  // XPR
  470. if (test_and_clear_bit(FLG_DBUSY_TIMER, &cs->HW_Flags))
  471. del_timer(&cs->dbusytimer);
  472. if (test_and_clear_bit(FLG_L1_DBUSY, &cs->HW_Flags))
  473. dch_sched_event(cs, D_CLEARBUSY);
  474.     if (cs->tx_skb) {
  475.       if (cs->tx_skb->len) {
  476.         dch_fill_fifo(cs);
  477.         goto afterXPR;
  478.       }
  479.       else {
  480.         dev_kfree_skb_irq(cs->tx_skb);
  481.         cs->tx_skb = NULL;
  482.         cs->tx_cnt = 0;
  483.       }
  484.     }
  485.     if ((cs->tx_skb = skb_dequeue(&cs->sq))) {
  486.       cs->tx_cnt = 0;
  487.       dch_fill_fifo(cs);
  488.     } 
  489.     else {
  490.       dch_sched_event(cs, D_XMTBUFREADY);
  491.     }  
  492.   }  
  493.   afterXPR:
  495. if (istad &0x0C) {  // XDU or XMR
  496. if (cs->debug &L1_DEB_WARN) debugl1(cs, "dch_int(): XDU");
  497.   if (cs->tx_skb) {
  498.     skb_push(cs->tx_skb, cs->tx_cnt); // retransmit
  499.     cs->tx_cnt = 0;
  500. dch_fill_fifo(cs);
  501. } else {
  502. printk(KERN_WARNING "HiSax: ISAC XDU no skbn");
  503. debugl1(cs, "ISAC XDU no skb");
  504. }
  505.   }
  506. }
  508. //----------------------------------------------------------
  509. //----------------------------------------------------------
  510. static void __devinit
  511. dch_setstack(struct PStack *st, struct IsdnCardState *cs)
  512. {
  513. st->l1.l1hw = dch_l2l1;
  514. }
  516. //----------------------------------------------------------
  517. //----------------------------------------------------------
  518. static void __devinit
  519. dch_init(struct IsdnCardState *cs)
  520. {
  521. printk(KERN_INFO "HiSax: IPACX ISDN driver v0.1.0n");
  523. cs->tqueue.routine  = (void *)(void *) dch_bh;
  524. cs->setstack_d      = dch_setstack;
  525.   
  526. cs->dbusytimer.function = (void *) dbusy_timer_handler;
  527. cs->dbusytimer.data = (long) cs;
  528. init_timer(&cs->dbusytimer);
  530.   cs->writeisac(cs, IPACX_TR_CONF0, 0x00);  // clear LDD
  531.   cs->writeisac(cs, IPACX_TR_CONF2, 0x00);  // enable transmitter
  532.   cs->writeisac(cs, IPACX_MODED,    0xC9);  // transparent mode 0, RAC, stop/go
  533.   cs->writeisac(cs, IPACX_MON_CR,   0x00);  // disable monitor channel
  534. }
  537. //==========================================================
  538. // B channel functions
  539. //==========================================================
  541. //----------------------------------------------------------
  542. // Entry point for commands
  543. //----------------------------------------------------------
  544. static void
  545. bch_l2l1(struct PStack *st, int pr, void *arg)
  546. {
  547. struct sk_buff *skb = arg;
  548. long flags;
  550. switch (pr) {
  551. case (PH_DATA | REQUEST):
  552. save_flags(flags);
  553. cli();
  554. if (st->l1.bcs->tx_skb) {
  555. skb_queue_tail(&st->l1.bcs->squeue, skb);
  556. restore_flags(flags);
  557. } else {
  558. st->l1.bcs->tx_skb = skb;
  559. set_bit(BC_FLG_BUSY, &st->l1.bcs->Flag);
  560. st->l1.bcs->hw.hscx.count = 0;
  561. restore_flags(flags);
  562.         bch_fill_fifo(st->l1.bcs);
  563. }
  564. break;
  565. case (PH_PULL | INDICATION):
  566. if (st->l1.bcs->tx_skb) {
  567. printk(KERN_WARNING "HiSax bch_l2l1(): this shouldn't happenn");
  568. break;
  569. }
  570. set_bit(BC_FLG_BUSY, &st->l1.bcs->Flag);
  571. st->l1.bcs->tx_skb = skb;
  572. st->l1.bcs->hw.hscx.count = 0;
  573.       bch_fill_fifo(st->l1.bcs);
  574. break;
  575. case (PH_PULL | REQUEST):
  576. if (!st->l1.bcs->tx_skb) {
  577. clear_bit(FLG_L1_PULL_REQ, &st->l1.Flags);
  578. st->l1.l1l2(st, PH_PULL | CONFIRM, NULL);
  579. } else
  580. set_bit(FLG_L1_PULL_REQ, &st->l1.Flags);
  581. break;
  582. case (PH_ACTIVATE | REQUEST):
  583. set_bit(BC_FLG_ACTIV, &st->l1.bcs->Flag);
  584. bch_mode(st->l1.bcs, st->l1.mode, st->l1.bc);
  585. l1_msg_b(st, pr, arg);
  586. break;
  587. case (PH_DEACTIVATE | REQUEST):
  588. l1_msg_b(st, pr, arg);
  589. break;
  590. case (PH_DEACTIVATE | CONFIRM):
  591. clear_bit(BC_FLG_ACTIV, &st->l1.bcs->Flag);
  592. clear_bit(BC_FLG_BUSY, &st->l1.bcs->Flag);
  593. bch_mode(st->l1.bcs, 0, st->l1.bc);
  594. st->l1.l1l2(st, PH_DEACTIVATE | CONFIRM, NULL);
  595. break;
  596. }
  597. }
  599. //----------------------------------------------------------
  600. // proceed with bottom half handler BChannel_bh()
  601. //----------------------------------------------------------
  602. static void
  603. bch_sched_event(struct BCState *bcs, int event)
  604. {
  605. bcs->event |= 1 << event;
  606. queue_task(&bcs->tqueue, &tq_immediate);
  607. mark_bh(IMMEDIATE_BH);
  608. }
  610. //----------------------------------------------------------
  611. // Read B channel fifo to receive buffer
  612. //----------------------------------------------------------
  613. static void
  614. bch_empty_fifo(struct BCState *bcs, int count)
  615. {
  616. u_char *ptr, hscx;
  617. struct IsdnCardState *cs;
  618. long flags;
  619. int cnt;
  621. cs = bcs->cs;
  622.   hscx = bcs->hw.hscx.hscx;
  623. if ((cs->debug &L1_DEB_HSCX) && !(cs->debug &L1_DEB_HSCX_FIFO))
  624. debugl1(cs, "bch_empty_fifo()");
  626.   // message too large, remove
  627. if (bcs->hw.hscx.rcvidx + count > HSCX_BUFMAX) {
  628. if (cs->debug &L1_DEB_WARN)
  629. debugl1(cs, "bch_empty_fifo() incoming packet too large");
  630.   cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, 0x80);  // RMC
  631. bcs->hw.hscx.rcvidx = 0;
  632. return;
  633. }
  634.   
  635.   // Read data uninterruptible
  636. save_flags(flags);
  637. cli();
  638. ptr = bcs->hw.hscx.rcvbuf + bcs->hw.hscx.rcvidx;
  639. cnt = count;
  640. while (cnt--) *ptr++ = cs->BC_Read_Reg(cs, hscx, IPACX_RFIFOB); 
  641. cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, 0x80);  // RMC
  642.   
  643. ptr = bcs->hw.hscx.rcvbuf + bcs->hw.hscx.rcvidx;
  644. bcs->hw.hscx.rcvidx += count;
  645. restore_flags(flags);
  646.   
  647. if (cs->debug &L1_DEB_HSCX_FIFO) {
  648. char *t = bcs->blog;
  650. t += sprintf(t, "bch_empty_fifo() B-%d cnt %d", hscx, count);
  651. QuickHex(t, ptr, count);
  652. debugl1(cs, bcs->blog);
  653. }
  654. }
  656. //----------------------------------------------------------
  657. // Fill buffer to transmit FIFO
  658. //----------------------------------------------------------
  659. static void
  660. bch_fill_fifo(struct BCState *bcs)
  661. {
  662. struct IsdnCardState *cs;
  663. int more, count, cnt;
  664. u_char *ptr, *p, hscx;
  665. long flags;
  667. cs = bcs->cs;
  668. if ((cs->debug &L1_DEB_HSCX) && !(cs->debug &L1_DEB_HSCX_FIFO))
  669. debugl1(cs, "bch_fill_fifo()");
  671. if (!bcs->tx_skb)           return;
  672. if (bcs->tx_skb->len <= 0)  return;
  674. hscx = bcs->hw.hscx.hscx;
  675. more = (bcs->mode == L1_MODE_TRANS) ? 1 : 0;
  676. if (bcs->tx_skb->len > B_FIFO_SIZE) {
  677. more  = 1;
  678. count = B_FIFO_SIZE;
  679. } else {
  680. count = bcs->tx_skb->len;
  681. }  
  682. cnt = count;
  683.     
  684. save_flags(flags);
  685. cli();
  686. p = ptr = bcs->tx_skb->data;
  687. skb_pull(bcs->tx_skb, count);
  688. bcs->tx_cnt -= count;
  689. bcs->hw.hscx.count += count;
  690. while (cnt--) cs->BC_Write_Reg(cs, hscx, IPACX_XFIFOB, *p++); 
  691. cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, (more ? 0x08 : 0x0a));
  692. restore_flags(flags);
  693.   
  694. if (cs->debug &L1_DEB_HSCX_FIFO) {
  695. char *t = bcs->blog;
  697. t += sprintf(t, "chb_fill_fifo() B-%d cnt %d", hscx, count);
  698. QuickHex(t, ptr, count);
  699. debugl1(cs, bcs->blog);
  700. }
  701. }
  703. //----------------------------------------------------------
  704. // B channel interrupt handler
  705. //----------------------------------------------------------
  706. static void
  707. bch_int(struct IsdnCardState *cs, u_char hscx)
  708. {
  709. u_char istab;
  710. struct BCState *bcs;
  711. struct sk_buff *skb;
  712. int count;
  713. u_char rstab;
  715. bcs = cs->bcs + hscx;
  716. istab = cs->BC_Read_Reg(cs, hscx, IPACX_ISTAB);
  717. //##############################################  
  718. // printk(KERN_WARNING "bch_int(istab=%02x)n", istab);
  719. //##############################################  
  720. if (!test_bit(BC_FLG_INIT, &bcs->Flag)) return;
  722. if (istab &0x80) { // RME
  723. rstab = cs->BC_Read_Reg(cs, hscx, IPACX_RSTAB);
  724. if ((rstab &0xf0) != 0xa0) { // !(VFR && !RDO && CRC && !RAB)
  725. if (!(rstab &0x80))
  726. if (cs->debug &L1_DEB_WARN) 
  727.           debugl1(cs, "bch_int() B-%d: invalid frame", hscx);
  728. if ((rstab &0x40) && (bcs->mode != L1_MODE_NULL))
  729. if (cs->debug &L1_DEB_WARN) 
  730.           debugl1(cs, "bch_int() B-%d: RDO mode=%d", hscx, bcs->mode);
  731. if (!(rstab &0x20))
  732. if (cs->debug &L1_DEB_WARN) 
  733.           debugl1(cs, "bch_int() B-%d: CRC error", hscx);
  734.     cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, 0x80);  // RMC
  735. } 
  736.     else {  // received frame ok
  737. count = cs->BC_Read_Reg(cs, hscx, IPACX_RBCLB) &(B_FIFO_SIZE-1);
  738. if (count == 0) count = B_FIFO_SIZE;
  739. bch_empty_fifo(bcs, count);
  740. if ((count = bcs->hw.hscx.rcvidx - 1) > 0) {
  741. if (cs->debug &L1_DEB_HSCX_FIFO)
  742. debugl1(cs, "bch_int Frame %d", count);
  743. if (!(skb = dev_alloc_skb(count)))
  744. printk(KERN_WARNING "HiSax bch_int(): receive frame out of memoryn");
  745. else {
  746. memcpy(skb_put(skb, count), bcs->hw.hscx.rcvbuf, count);
  747. skb_queue_tail(&bcs->rqueue, skb);
  748. }
  749. }
  750. }
  751. bcs->hw.hscx.rcvidx = 0;
  752. bch_sched_event(bcs, B_RCVBUFREADY);
  753. }
  754.   
  755. if (istab &0x40) { // RPF
  756. bch_empty_fifo(bcs, B_FIFO_SIZE);
  758. if (bcs->mode == L1_MODE_TRANS) { // queue every chunk
  759. // receive transparent audio data
  760. if (!(skb = dev_alloc_skb(B_FIFO_SIZE)))
  761. printk(KERN_WARNING "HiSax bch_int(): receive transparent out of memoryn");
  762. else {
  763. memcpy(skb_put(skb, B_FIFO_SIZE), bcs->hw.hscx.rcvbuf, B_FIFO_SIZE);
  764. skb_queue_tail(&bcs->rqueue, skb);
  765. }
  766. bcs->hw.hscx.rcvidx = 0;
  767. bch_sched_event(bcs, B_RCVBUFREADY);
  768. }
  769. }
  770.   
  771. if (istab &0x20) { // RFO
  772. if (cs->debug &L1_DEB_WARN) 
  773.       debugl1(cs, "bch_int() B-%d: RFO error", hscx);
  774.   cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, 0x40);  // RRES
  775. }
  777. if (istab &0x10) { // XPR
  778. if (bcs->tx_skb) {
  779. if (bcs->tx_skb->len) {
  780.     bch_fill_fifo(bcs);
  781.         goto afterXPR;
  782.       }
  783.       else {
  784. if (bcs->st->lli.l1writewakeup &&
  785.   (PACKET_NOACK != bcs->tx_skb->pkt_type)) {    
  786. bcs->st->lli.l1writewakeup(bcs->st, bcs->hw.hscx.count);
  787.         }  
  788.   dev_kfree_skb_irq(bcs->tx_skb);
  789.   bcs->hw.hscx.count = 0; 
  790.   bcs->tx_skb = NULL;
  791.       }
  792.     }    
  793.     if ((bcs->tx_skb = skb_dequeue(&bcs->squeue))) {
  794.       bcs->hw.hscx.count = 0;
  795.       set_bit(BC_FLG_BUSY, &bcs->Flag);
  796.       bch_fill_fifo(bcs);
  797.     } else {
  798.       clear_bit(BC_FLG_BUSY, &bcs->Flag);
  799.       bch_sched_event(bcs, B_XMTBUFREADY);
  800.     }
  801.   }
  802.   afterXPR:
  804. if (istab &0x04) { // XDU
  805.     if (bcs->mode == L1_MODE_TRANS) {
  806. bch_fill_fifo(bcs);
  807.     }  
  808.     else {
  809.       if (bcs->tx_skb) {  // restart transmitting the whole frame
  810.         skb_push(bcs->tx_skb, bcs->hw.hscx.count);
  811.         bcs->tx_cnt += bcs->hw.hscx.count;
  812.         bcs->hw.hscx.count = 0;
  813.       }
  814.     cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, 0x01);  // XRES
  815.       if (cs->debug &L1_DEB_WARN)
  816.         debugl1(cs, "bch_int() B-%d XDU error", hscx);
  817.     }
  818. }
  819. }
  821. //----------------------------------------------------------
  822. //----------------------------------------------------------
  823. static void
  824. bch_mode(struct BCState *bcs, int mode, int bc)
  825. {
  826. struct IsdnCardState *cs = bcs->cs;
  827. int hscx = bcs->hw.hscx.hscx;
  829.         bc = bc ? 1 : 0;  // in case bc is greater than 1
  830. if (cs->debug & L1_DEB_HSCX)
  831. debugl1(cs, "mode_bch() switch B-% mode %d chan %d", hscx, mode, bc);
  832. bcs->mode = mode;
  833. bcs->channel = bc;
  834.   
  835.   // map controller to according timeslot
  836.   if (!hscx)
  837.   {
  838.     cs->writeisac(cs, IPACX_BCHA_TSDP_BC1, 0x80 | bc);
  839.     cs->writeisac(cs, IPACX_BCHA_CR,       0x88); 
  840.   }
  841.   else
  842.   {
  843.     cs->writeisac(cs, IPACX_BCHB_TSDP_BC1, 0x80 | bc);
  844.     cs->writeisac(cs, IPACX_BCHB_CR,       0x88); 
  845.   }
  847. switch (mode) {
  848. case (L1_MODE_NULL):
  849.     cs->BC_Write_Reg(cs, hscx, IPACX_MODEB, 0xC0);  // rec off
  850.     cs->BC_Write_Reg(cs, hscx, IPACX_EXMB,  0x30);  // std adj.
  851.     cs->BC_Write_Reg(cs, hscx, IPACX_MASKB, 0xFF);  // ints off
  852.     cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, 0x41);  // validate adjustments
  853.     break;
  854. case (L1_MODE_TRANS):
  855.     cs->BC_Write_Reg(cs, hscx, IPACX_MODEB, 0x88);  // ext transp mode
  856.     cs->BC_Write_Reg(cs, hscx, IPACX_EXMB,  0x00);  // xxx00000
  857.     cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, 0x41);  // validate adjustments
  858.     cs->BC_Write_Reg(cs, hscx, IPACX_MASKB, _MASKB_IMASK);
  859.     break;
  860. case (L1_MODE_HDLC):
  861.     cs->BC_Write_Reg(cs, hscx, IPACX_MODEB, 0xC8);  // transp mode 0
  862.     cs->BC_Write_Reg(cs, hscx, IPACX_EXMB,  0x01);  // idle=hdlc flags crc enabled
  863.     cs->BC_Write_Reg(cs, hscx, IPACX_CMDRB, 0x41);  // validate adjustments
  864.     cs->BC_Write_Reg(cs, hscx, IPACX_MASKB, _MASKB_IMASK);
  865.     break;
  866. }
  867. }
  869. //----------------------------------------------------------
  870. //----------------------------------------------------------
  871. static void
  872. bch_close_state(struct BCState *bcs)
  873. {
  874. bch_mode(bcs, 0, bcs->channel);
  875. if (test_and_clear_bit(BC_FLG_INIT, &bcs->Flag)) {
  876. if (bcs->hw.hscx.rcvbuf) {
  877. kfree(bcs->hw.hscx.rcvbuf);
  878. bcs->hw.hscx.rcvbuf = NULL;
  879. }
  880. if (bcs->blog) {
  881. kfree(bcs->blog);
  882. bcs->blog = NULL;
  883. }
  884. skb_queue_purge(&bcs->rqueue);
  885. skb_queue_purge(&bcs->squeue);
  886. if (bcs->tx_skb) {
  887. dev_kfree_skb_any(bcs->tx_skb);
  888. bcs->tx_skb = NULL;
  889. clear_bit(BC_FLG_BUSY, &bcs->Flag);
  890. }
  891. }
  892. }
  894. //----------------------------------------------------------
  895. //----------------------------------------------------------
  896. static int
  897. bch_open_state(struct IsdnCardState *cs, struct BCState *bcs)
  898. {
  899. if (!test_and_set_bit(BC_FLG_INIT, &bcs->Flag)) {
  900. if (!(bcs->hw.hscx.rcvbuf = kmalloc(HSCX_BUFMAX, GFP_ATOMIC))) {
  901. printk(KERN_WARNING
  902. "HiSax open_bchstate(): No memory for hscx.rcvbufn");
  903. clear_bit(BC_FLG_INIT, &bcs->Flag);
  904. return (1);
  905. }
  906. if (!(bcs->blog = kmalloc(MAX_BLOG_SPACE, GFP_ATOMIC))) {
  907. printk(KERN_WARNING
  908. "HiSax open_bchstate: No memory for bcs->blogn");
  909. clear_bit(BC_FLG_INIT, &bcs->Flag);
  910. kfree(bcs->hw.hscx.rcvbuf);
  911. bcs->hw.hscx.rcvbuf = NULL;
  912. return (2);
  913. }
  914. skb_queue_head_init(&bcs->rqueue);
  915. skb_queue_head_init(&bcs->squeue);
  916. }
  917. bcs->tx_skb = NULL;
  918. clear_bit(BC_FLG_BUSY, &bcs->Flag);
  919. bcs->event = 0;
  920. bcs->hw.hscx.rcvidx = 0;
  921. bcs->tx_cnt = 0;
  922. return (0);
  923. }
  925. //----------------------------------------------------------
  926. //----------------------------------------------------------
  927. static int
  928. bch_setstack(struct PStack *st, struct BCState *bcs)
  929. {
  930. bcs->channel = st->l1.bc;
  931. if (bch_open_state(st->l1.hardware, bcs)) return (-1);
  932. st->l1.bcs = bcs;
  933. st->l2.l2l1 = bch_l2l1;
  934. setstack_manager(st);
  935. bcs->st = st;
  936. setstack_l1_B(st);
  937. return (0);
  938. }
  940. //----------------------------------------------------------
  941. //----------------------------------------------------------
  942. static void __devinit
  943. bch_init(struct IsdnCardState *cs, int hscx)
  944. {
  945. cs->bcs[hscx].BC_SetStack   = bch_setstack;
  946. cs->bcs[hscx].BC_Close      = bch_close_state;
  947. cs->bcs[hscx].hw.hscx.hscx  = hscx;
  948. cs->bcs[hscx].cs            = cs;
  949. bch_mode(cs->bcs + hscx, 0, hscx);
  950. }
  953. //==========================================================
  954. // Shared functions
  955. //==========================================================
  957. //----------------------------------------------------------
  958. // Main interrupt handler
  959. //----------------------------------------------------------
  960. void 
  961. interrupt_ipacx(struct IsdnCardState *cs)
  962. {
  963. u_char ista;
  964.   
  965. while ((ista = cs->readisac(cs, IPACX_ISTA))) {
  966. //#################################################  
  967. // printk(KERN_WARNING "interrupt_ipacx(ista=%02x)n", ista);
  968. //#################################################  
  969.     if (ista &0x80) bch_int(cs, 0); // B channel interrupts
  970.     if (ista &0x40) bch_int(cs, 1);
  971.     
  972.     if (ista &0x01) dch_int(cs);    // D channel
  973.     if (ista &0x10) cic_int(cs);    // Layer 1 state
  974.   }  
  975. }
  977. //----------------------------------------------------------
  978. // Clears chip interrupt status
  979. //----------------------------------------------------------
  980. static void __init
  981. clear_pending_ints(struct IsdnCardState *cs)
  982. {
  983. int ista;
  985.   // all interrupts off
  986.   cs->writeisac(cs, IPACX_MASK, 0xff);
  987. cs->writeisac(cs, IPACX_MASKD, 0xff);
  988. cs->BC_Write_Reg(cs, 0, IPACX_MASKB, 0xff);
  989. cs->BC_Write_Reg(cs, 1, IPACX_MASKB, 0xff);
  990.   
  991.   ista = cs->readisac(cs, IPACX_ISTA); 
  992.   if (ista &0x80) cs->BC_Read_Reg(cs, 0, IPACX_ISTAB);
  993.   if (ista &0x40) cs->BC_Read_Reg(cs, 1, IPACX_ISTAB);
  994.   if (ista &0x10) cs->readisac(cs, IPACX_CIR0);
  995.   if (ista &0x01) cs->readisac(cs, IPACX_ISTAD); 
  996. }
  998. //----------------------------------------------------------
  999. // Does chip configuration work
  1000. // Work to do depends on bit mask in part
  1001. //----------------------------------------------------------
  1002. void __init
  1003. init_ipacx(struct IsdnCardState *cs, int part)
  1004. {
  1005. if (part &1) {  // initialise chip
  1006. //##################################################  
  1007. // printk(KERN_INFO "init_ipacx(%x)n", part);
  1008. //##################################################  
  1009. clear_pending_ints(cs);
  1010. bch_init(cs, 0);
  1011. bch_init(cs, 1);
  1012. dch_init(cs);
  1013. }
  1014. if (part &2) {  // reenable all interrupts and start chip
  1015. cs->BC_Write_Reg(cs, 0, IPACX_MASKB, _MASKB_IMASK);
  1016. cs->BC_Write_Reg(cs, 1, IPACX_MASKB, _MASKB_IMASK);
  1017. cs->writeisac(cs, IPACX_MASKD, _MASKD_IMASK);
  1018. cs->writeisac(cs, IPACX_MASK, _MASK_IMASK); // global mask register
  1020.     // reset HDLC Transmitters/receivers
  1021. cs->writeisac(cs, IPACX_CMDRD, 0x41); 
  1022.     cs->BC_Write_Reg(cs, 0, IPACX_CMDRB, 0x41);
  1023.     cs->BC_Write_Reg(cs, 1, IPACX_CMDRB, 0x41);
  1024.    ph_command(cs, IPACX_CMD_RES);
  1025. }
  1026. }
  1028. //----------------- end of file -----------------------