开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
pci.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：58k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

pci.c：源码内容
  1. /*
  2.  * $Id: pci.c,v 1.91 1999/01/21 13:34:01 davem Exp $
  3.  *
  4.  * PCI Bus Services, see include/linux/pci.h for further explanation.
  5.  *
  6.  * Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
  7.  * David Mosberger-Tang
  8.  *
  9.  * Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
  10.  */
  12. #include <linux/config.h>
  13. #include <linux/module.h>
  14. #include <linux/types.h>
  15. #include <linux/kernel.h>
  16. #include <linux/pci.h>
  17. #include <linux/string.h>
  18. #include <linux/init.h>
  19. #include <linux/slab.h>
  20. #include <linux/ioport.h>
  21. #include <linux/spinlock.h>
  22. #include <linux/pm.h>
  23. #include <linux/kmod.h> /* for hotplug_path */
  24. #include <linux/bitops.h>
  25. #include <linux/delay.h>
  26. #include <linux/cache.h>
  28. #include <asm/page.h>
  29. #include <asm/dma.h> /* isa_dma_bridge_buggy */
  31. #undef DEBUG
  33. #ifdef DEBUG
  34. #define DBG(x...) printk(x)
  35. #else
  36. #define DBG(x...)
  37. #endif
  39. LIST_HEAD(pci_root_buses);
  40. LIST_HEAD(pci_devices);
  42. /**
  43.  * pci_find_slot - locate PCI device from a given PCI slot
  44.  * @bus: number of PCI bus on which desired PCI device resides
  45.  * @devfn: encodes number of PCI slot in which the desired PCI 
  46.  * device resides and the logical device number within that slot 
  47.  * in case of multi-function devices.
  48.  *
  49.  * Given a PCI bus and slot/function number, the desired PCI device 
  50.  * is located in system global list of PCI devices.  If the device
  51.  * is found, a pointer to its data structure is returned.  If no 
  52.  * device is found, %NULL is returned.
  53.  */
  54. struct pci_dev *
  55. pci_find_slot(unsigned int bus, unsigned int devfn)
  56. {
  57. struct pci_dev *dev;
  59. pci_for_each_dev(dev) {
  60. if (dev->bus->number == bus && dev->devfn == devfn)
  61. return dev;
  62. }
  63. return NULL;
  64. }
  66. /**
  67.  * pci_find_subsys - begin or continue searching for a PCI device by vendor/subvendor/device/subdevice id
  68.  * @vendor: PCI vendor id to match, or %PCI_ANY_ID to match all vendor ids
  69.  * @device: PCI device id to match, or %PCI_ANY_ID to match all device ids
  70.  * @ss_vendor: PCI subsystem vendor id to match, or %PCI_ANY_ID to match all vendor ids
  71.  * @ss_device: PCI subsystem device id to match, or %PCI_ANY_ID to match all device ids
  72.  * @from: Previous PCI device found in search, or %NULL for new search.
  73.  *
  74.  * Iterates through the list of known PCI devices.  If a PCI device is
  75.  * found with a matching @vendor, @device, @ss_vendor and @ss_device, a pointer to its
  76.  * device structure is returned.  Otherwise, %NULL is returned.
  77.  * A new search is initiated by passing %NULL to the @from argument.
  78.  * Otherwise if @from is not %NULL, searches continue from next device on the global list.
  79.  */
  80. struct pci_dev *
  81. pci_find_subsys(unsigned int vendor, unsigned int device,
  82. unsigned int ss_vendor, unsigned int ss_device,
  83. const struct pci_dev *from)
  84. {
  85. struct list_head *n = from ? from->global_list.next : pci_devices.next;
  87. while (n != &pci_devices) {
  88. struct pci_dev *dev = pci_dev_g(n);
  89. if ((vendor == PCI_ANY_ID || dev->vendor == vendor) &&
  90.     (device == PCI_ANY_ID || dev->device == device) &&
  91.     (ss_vendor == PCI_ANY_ID || dev->subsystem_vendor == ss_vendor) &&
  92.     (ss_device == PCI_ANY_ID || dev->subsystem_device == ss_device))
  93. return dev;
  94. n = n->next;
  95. }
  96. return NULL;
  97. }
  100. /**
  101.  * pci_find_device - begin or continue searching for a PCI device by vendor/device id
  102.  * @vendor: PCI vendor id to match, or %PCI_ANY_ID to match all vendor ids
  103.  * @device: PCI device id to match, or %PCI_ANY_ID to match all device ids
  104.  * @from: Previous PCI device found in search, or %NULL for new search.
  105.  *
  106.  * Iterates through the list of known PCI devices.  If a PCI device is
  107.  * found with a matching @vendor and @device, a pointer to its device structure is
  108.  * returned.  Otherwise, %NULL is returned.
  109.  * A new search is initiated by passing %NULL to the @from argument.
  110.  * Otherwise if @from is not %NULL, searches continue from next device on the global list.
  111.  */
  112. struct pci_dev *
  113. pci_find_device(unsigned int vendor, unsigned int device, const struct pci_dev *from)
  114. {
  115. return pci_find_subsys(vendor, device, PCI_ANY_ID, PCI_ANY_ID, from);
  116. }
  119. /**
  120.  * pci_find_class - begin or continue searching for a PCI device by class
  121.  * @class: search for a PCI device with this class designation
  122.  * @from: Previous PCI device found in search, or %NULL for new search.
  123.  *
  124.  * Iterates through the list of known PCI devices.  If a PCI device is
  125.  * found with a matching @class, a pointer to its device structure is
  126.  * returned.  Otherwise, %NULL is returned.
  127.  * A new search is initiated by passing %NULL to the @from argument.
  128.  * Otherwise if @from is not %NULL, searches continue from next device
  129.  * on the global list.
  130.  */
  131. struct pci_dev *
  132. pci_find_class(unsigned int class, const struct pci_dev *from)
  133. {
  134. struct list_head *n = from ? from->global_list.next : pci_devices.next;
  136. while (n != &pci_devices) {
  137. struct pci_dev *dev = pci_dev_g(n);
  138. if (dev->class == class)
  139. return dev;
  140. n = n->next;
  141. }
  142. return NULL;
  143. }
  145. /**
  146.  * pci_find_capability - query for devices' capabilities 
  147.  * @dev: PCI device to query
  148.  * @cap: capability code
  149.  *
  150.  * Tell if a device supports a given PCI capability.
  151.  * Returns the address of the requested capability structure within the
  152.  * device's PCI configuration space or 0 in case the device does not
  153.  * support it.  Possible values for @cap:
  154.  *
  155.  *  %PCI_CAP_ID_PM           Power Management 
  156.  *
  157.  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
  158.  *
  159.  *  %PCI_CAP_ID_VPD          Vital Product Data 
  160.  *
  161.  *  %PCI_CAP_ID_SLOTID       Slot Identification 
  162.  *
  163.  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
  164.  *
  165.  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
  166.  */
  167. int
  168. pci_find_capability(struct pci_dev *dev, int cap)
  169. {
  170. u16 status;
  171. u8 pos, id;
  172. int ttl = 48;
  174. pci_read_config_word(dev, PCI_STATUS, &status);
  175. if (!(status & PCI_STATUS_CAP_LIST))
  176. return 0;
  177. switch (dev->hdr_type) {
  178. case PCI_HEADER_TYPE_NORMAL:
  179. case PCI_HEADER_TYPE_BRIDGE:
  180. pci_read_config_byte(dev, PCI_CAPABILITY_LIST, &pos);
  181. break;
  182. case PCI_HEADER_TYPE_CARDBUS:
  183. pci_read_config_byte(dev, PCI_CB_CAPABILITY_LIST, &pos);
  184. break;
  185. default:
  186. return 0;
  187. }
  188. while (ttl-- && pos >= 0x40) {
  189. pos &= ~3;
  190. pci_read_config_byte(dev, pos + PCI_CAP_LIST_ID, &id);
  191. if (id == 0xff)
  192. break;
  193. if (id == cap)
  194. return pos;
  195. pci_read_config_byte(dev, pos + PCI_CAP_LIST_NEXT, &pos);
  196. }
  197. return 0;
  198. }
  201. /**
  202.  * pci_find_parent_resource - return resource region of parent bus of given region
  203.  * @dev: PCI device structure contains resources to be searched
  204.  * @res: child resource record for which parent is sought
  205.  *
  206.  *  For given resource region of given device, return the resource
  207.  *  region of parent bus the given region is contained in or where
  208.  *  it should be allocated from.
  209.  */
  210. struct resource *
  211. pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
  212. {
  213. const struct pci_bus *bus = dev->bus;
  214. int i;
  215. struct resource *best = NULL;
  217. for(i=0; i<4; i++) {
  218. struct resource *r = bus->resource[i];
  219. if (!r)
  220. continue;
  221. if (res->start && !(res->start >= r->start && res->end <= r->end))
  222. continue; /* Not contained */
  223. if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
  224. continue; /* Wrong type */
  225. if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
  226. return r; /* Exact match */
  227. if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
  228. best = r; /* Approximating prefetchable by non-prefetchable */
  229. }
  230. return best;
  231. }
  233. /**
  234.  * pci_set_power_state - Set the power state of a PCI device
  235.  * @dev: PCI device to be suspended
  236.  * @state: Power state we're entering
  237.  *
  238.  * Transition a device to a new power state, using the Power Management 
  239.  * Capabilities in the device's config space.
  240.  *
  241.  * RETURN VALUE: 
  242.  * -EINVAL if trying to enter a lower state than we're already in.
  243.  * 0 if we're already in the requested state.
  244.  * -EIO if device does not support PCI PM.
  245.  * 0 if we can successfully change the power state.
  246.  */
  248. int
  249. pci_set_power_state(struct pci_dev *dev, int state)
  250. {
  251. int pm;
  252. u16 pmcsr;
  254. /* bound the state we're entering */
  255. if (state > 3) state = 3;
  257. /* Validate current state:
  258.  * Can enter D0 from any state, but if we can only go deeper 
  259.  * to sleep if we're already in a low power state
  260.  */
  261. if (state > 0 && dev->current_state > state)
  262. return -EINVAL;
  263. else if (dev->current_state == state) 
  264. return 0;        /* we're already there */
  266. /* find PCI PM capability in list */
  267. pm = pci_find_capability(dev, PCI_CAP_ID_PM);
  269. /* abort if the device doesn't support PM capabilities */
  270. if (!pm) return -EIO; 
  272. /* check if this device supports the desired state */
  273. if (state == 1 || state == 2) {
  274. u16 pmc;
  275. pci_read_config_word(dev,pm + PCI_PM_PMC,&pmc);
  276. if (state == 1 && !(pmc & PCI_PM_CAP_D1)) return -EIO;
  277. else if (state == 2 && !(pmc & PCI_PM_CAP_D2)) return -EIO;
  278. }
  280. /* If we're in D3, force entire word to 0.
  281.  * This doesn't affect PME_Status, disables PME_En, and
  282.  * sets PowerState to 0.
  283.  */
  284. if (dev->current_state >= 3)
  285. pmcsr = 0;
  286. else {
  287. pci_read_config_word(dev, pm + PCI_PM_CTRL, &pmcsr);
  288. pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
  289. pmcsr |= state;
  290. }
  292. /* enter specified state */
  293. pci_write_config_word(dev, pm + PCI_PM_CTRL, pmcsr);
  295. /* Mandatory power management transition delays */
  296. /* see PCI PM 1.1 5.6.1 table 18 */
  297. if(state == 3 || dev->current_state == 3)
  298. {
  299. set_current_state(TASK_UNINTERRUPTIBLE);
  300. schedule_timeout(HZ/100);
  301. }
  302. else if(state == 2 || dev->current_state == 2)
  303. udelay(200);
  304. dev->current_state = state;
  306. return 0;
  307. }
  309. /**
  310.  * pci_save_state - save the PCI configuration space of a device before suspending
  311.  * @dev: - PCI device that we're dealing with
  312.  * @buffer: - buffer to hold config space context
  313.  *
  314.  * @buffer must be large enough to hold the entire PCI 2.2 config space 
  315.  * (>= 64 bytes).
  316.  */
  317. int
  318. pci_save_state(struct pci_dev *dev, u32 *buffer)
  319. {
  320. int i;
  321. if (buffer) {
  322. /* XXX: 100% dword access ok here? */
  323. for (i = 0; i < 16; i++)
  324. pci_read_config_dword(dev, i * 4,&buffer[i]);
  325. }
  326. return 0;
  327. }
  329. /** 
  330.  * pci_restore_state - Restore the saved state of a PCI device
  331.  * @dev: - PCI device that we're dealing with
  332.  * @buffer: - saved PCI config space
  333.  *
  334.  */
  335. int 
  336. pci_restore_state(struct pci_dev *dev, u32 *buffer)
  337. {
  338. int i;
  340. if (buffer) {
  341. for (i = 0; i < 16; i++)
  342. pci_write_config_dword(dev,i * 4, buffer[i]);
  343. }
  344. /*
  345.  * otherwise, write the context information we know from bootup.
  346.  * This works around a problem where warm-booting from Windows
  347.  * combined with a D3(hot)->D0 transition causes PCI config
  348.  * header data to be forgotten.
  349.  */
  350. else {
  351. for (i = 0; i < 6; i ++)
  352. pci_write_config_dword(dev,
  353.        PCI_BASE_ADDRESS_0 + (i * 4),
  354.        dev->resource[i].start);
  355. pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
  356. }
  357. return 0;
  358. }
  360. /**
  361.  * pci_enable_device_bars - Initialize some of a device for use
  362.  * @dev: PCI device to be initialized
  363.  * @bars: bitmask of BAR's that must be configured
  364.  *
  365.  *  Initialize device before it's used by a driver. Ask low-level code
  366.  *  to enable selected I/O and memory resources. Wake up the device if it 
  367.  *  was suspended. Beware, this function can fail.
  368.  */
  369.  
  370. int
  371. pci_enable_device_bars(struct pci_dev *dev, int bars)
  372. {
  373. int err;
  375. pci_set_power_state(dev, 0);
  376. if ((err = pcibios_enable_device(dev, bars)) < 0)
  377. return err;
  378. return 0;
  379. }
  381. /**
  382.  * pci_enable_device - Initialize device before it's used by a driver.
  383.  * @dev: PCI device to be initialized
  384.  *
  385.  *  Initialize device before it's used by a driver. Ask low-level code
  386.  *  to enable I/O and memory. Wake up the device if it was suspended.
  387.  *  Beware, this function can fail.
  388.  */
  389. int
  390. pci_enable_device(struct pci_dev *dev)
  391. {
  392. return pci_enable_device_bars(dev, 0x3F);
  393. }
  395. /**
  396.  * pci_disable_device - Disable PCI device after use
  397.  * @dev: PCI device to be disabled
  398.  *
  399.  * Signal to the system that the PCI device is not in use by the system
  400.  * anymore.  This only involves disabling PCI bus-mastering, if active.
  401.  */
  402. void
  403. pci_disable_device(struct pci_dev *dev)
  404. {
  405. u16 pci_command;
  407. pci_read_config_word(dev, PCI_COMMAND, &pci_command);
  408. if (pci_command & PCI_COMMAND_MASTER) {
  409. pci_command &= ~PCI_COMMAND_MASTER;
  410. pci_write_config_word(dev, PCI_COMMAND, pci_command);
  411. }
  412. }
  414. /**
  415.  * pci_enable_wake - enable device to generate PME# when suspended
  416.  * @dev: - PCI device to operate on
  417.  * @state: - Current state of device.
  418.  * @enable: - Flag to enable or disable generation
  419.  * 
  420.  * Set the bits in the device's PM Capabilities to generate PME# when
  421.  * the system is suspended. 
  422.  *
  423.  * -EIO is returned if device doesn't have PM Capabilities. 
  424.  * -EINVAL is returned if device supports it, but can't generate wake events.
  425.  * 0 if operation is successful.
  426.  * 
  427.  */
  428. int pci_enable_wake(struct pci_dev *dev, u32 state, int enable)
  429. {
  430. int pm;
  431. u16 value;
  433. /* find PCI PM capability in list */
  434. pm = pci_find_capability(dev, PCI_CAP_ID_PM);
  436. /* If device doesn't support PM Capabilities, but request is to disable
  437.  * wake events, it's a nop; otherwise fail */
  438. if (!pm) 
  439. return enable ? -EIO : 0; 
  441. /* Check device's ability to generate PME# */
  442. pci_read_config_word(dev,pm+PCI_PM_PMC,&value);
  444. value &= PCI_PM_CAP_PME_MASK;
  445. value >>= ffs(value);   /* First bit of mask */
  447. /* Check if it can generate PME# from requested state. */
  448. if (!value || !(value & (1 << state))) 
  449. return enable ? -EINVAL : 0;
  451. pci_read_config_word(dev, pm + PCI_PM_CTRL, &value);
  453. /* Clear PME_Status by writing 1 to it and enable PME# */
  454. value |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
  456. if (!enable)
  457. value &= ~PCI_PM_CTRL_PME_ENABLE;
  459. pci_write_config_word(dev, pm + PCI_PM_CTRL, value);
  461. return 0;
  462. }
  464. int
  465. pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
  466. {
  467. u8 pin;
  469. pci_read_config_byte(dev, PCI_INTERRUPT_PIN, &pin);
  470. if (!pin)
  471. return -1;
  472. pin--;
  473. while (dev->bus->self) {
  474. pin = (pin + PCI_SLOT(dev->devfn)) % 4;
  475. dev = dev->bus->self;
  476. }
  477. *bridge = dev;
  478. return pin;
  479. }
  481. /**
  482.  * pci_release_region - Release a PCI bar
  483.  * @pdev: PCI device whose resources were previously reserved by pci_request_region
  484.  * @bar: BAR to release
  485.  *
  486.  * Releases the PCI I/O and memory resources previously reserved by a
  487.  * successful call to pci_request_region.  Call this function only
  488.  * after all use of the PCI regions has ceased.
  489.  */
  490. void pci_release_region(struct pci_dev *pdev, int bar)
  491. {
  492. if (pci_resource_len(pdev, bar) == 0)
  493. return;
  494. if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
  495. release_region(pci_resource_start(pdev, bar),
  496. pci_resource_len(pdev, bar));
  497. else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
  498. release_mem_region(pci_resource_start(pdev, bar),
  499. pci_resource_len(pdev, bar));
  500. }
  502. /**
  503.  * pci_request_region - Reserved PCI I/O and memory resource
  504.  * @pdev: PCI device whose resources are to be reserved
  505.  * @bar: BAR to be reserved
  506.  * @res_name: Name to be associated with resource.
  507.  *
  508.  * Mark the PCI region associated with PCI device @pdev BR @bar as
  509.  * being reserved by owner @res_name.  Do not access any
  510.  * address inside the PCI regions unless this call returns
  511.  * successfully.
  512.  *
  513.  * Returns 0 on success, or %EBUSY on error.  A warning
  514.  * message is also printed on failure.
  515.  */
  516. int pci_request_region(struct pci_dev *pdev, int bar, char *res_name)
  517. {
  518. if (pci_resource_len(pdev, bar) == 0)
  519. return 0;
  521. if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
  522. if (!request_region(pci_resource_start(pdev, bar),
  523.     pci_resource_len(pdev, bar), res_name))
  524. goto err_out;
  525. }
  526. else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
  527. if (!request_mem_region(pci_resource_start(pdev, bar),
  528.         pci_resource_len(pdev, bar), res_name))
  529. goto err_out;
  530. }
  532. return 0;
  534. err_out:
  535. printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%lx@%lx for device %sn",
  536. pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
  537. bar + 1, /* PCI BAR # */
  538. pci_resource_len(pdev, bar), pci_resource_start(pdev, bar),
  539. pdev->slot_name);
  540. return -EBUSY;
  541. }
  544. /**
  545.  * pci_release_regions - Release reserved PCI I/O and memory resources
  546.  * @pdev: PCI device whose resources were previously reserved by pci_request_regions
  547.  *
  548.  * Releases all PCI I/O and memory resources previously reserved by a
  549.  * successful call to pci_request_regions.  Call this function only
  550.  * after all use of the PCI regions has ceased.
  551.  */
  553. void pci_release_regions(struct pci_dev *pdev)
  554. {
  555. int i;
  557. for (i = 0; i < 6; i++)
  558. pci_release_region(pdev, i);
  559. }
  561. /**
  562.  * pci_request_regions - Reserved PCI I/O and memory resources
  563.  * @pdev: PCI device whose resources are to be reserved
  564.  * @res_name: Name to be associated with resource.
  565.  *
  566.  * Mark all PCI regions associated with PCI device @pdev as
  567.  * being reserved by owner @res_name.  Do not access any
  568.  * address inside the PCI regions unless this call returns
  569.  * successfully.
  570.  *
  571.  * Returns 0 on success, or %EBUSY on error.  A warning
  572.  * message is also printed on failure.
  573.  */
  574. int pci_request_regions(struct pci_dev *pdev, char *res_name)
  575. {
  576. int i;
  578. for (i = 0; i < 6; i++)
  579. if(pci_request_region(pdev, i, res_name))
  580. goto err_out;
  581. return 0;
  583. err_out:
  584. printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%lx@%lx for device %sn",
  585. pci_resource_flags(pdev, i) & IORESOURCE_IO ? "I/O" : "mem",
  586. i + 1, /* PCI BAR # */
  587. pci_resource_len(pdev, i), pci_resource_start(pdev, i),
  588. pdev->slot_name);
  589. while(--i >= 0)
  590. pci_release_region(pdev, i);
  592. return -EBUSY;
  593. }
  596. /*
  597.  *  Registration of PCI drivers and handling of hot-pluggable devices.
  598.  */
  600. static LIST_HEAD(pci_drivers);
  602. /**
  603.  * pci_match_device - Tell if a PCI device structure has a matching PCI device id structure
  604.  * @ids: array of PCI device id structures to search in
  605.  * @dev: the PCI device structure to match against
  606.  * 
  607.  * Used by a driver to check whether a PCI device present in the
  608.  * system is in its list of supported devices.Returns the matching
  609.  * pci_device_id structure or %NULL if there is no match.
  610.  */
  611. const struct pci_device_id *
  612. pci_match_device(const struct pci_device_id *ids, const struct pci_dev *dev)
  613. {
  614. while (ids->vendor || ids->subvendor || ids->class_mask) {
  615. if ((ids->vendor == PCI_ANY_ID || ids->vendor == dev->vendor) &&
  616.     (ids->device == PCI_ANY_ID || ids->device == dev->device) &&
  617.     (ids->subvendor == PCI_ANY_ID || ids->subvendor == dev->subsystem_vendor) &&
  618.     (ids->subdevice == PCI_ANY_ID || ids->subdevice == dev->subsystem_device) &&
  619.     !((ids->class ^ dev->class) & ids->class_mask))
  620. return ids;
  621. ids++;
  622. }
  623. return NULL;
  624. }
  626. static int
  627. pci_announce_device(struct pci_driver *drv, struct pci_dev *dev)
  628. {
  629. const struct pci_device_id *id;
  630. int ret = 0;
  632. if (drv->id_table) {
  633. id = pci_match_device(drv->id_table, dev);
  634. if (!id) {
  635. ret = 0;
  636. goto out;
  637. }
  638. } else
  639. id = NULL;
  641. dev_probe_lock();
  642. if (drv->probe(dev, id) >= 0) {
  643. dev->driver = drv;
  644. ret = 1;
  645. }
  646. dev_probe_unlock();
  647. out:
  648. return ret;
  649. }
  651. /**
  652.  * pci_register_driver - register a new pci driver
  653.  * @drv: the driver structure to register
  654.  * 
  655.  * Adds the driver structure to the list of registered drivers
  656.  * Returns the number of pci devices which were claimed by the driver
  657.  * during registration.  The driver remains registered even if the
  658.  * return value is zero.
  659.  */
  660. int
  661. pci_register_driver(struct pci_driver *drv)
  662. {
  663. struct pci_dev *dev;
  664. int count = 0;
  666. list_add_tail(&drv->node, &pci_drivers);
  667. pci_for_each_dev(dev) {
  668. if (!pci_dev_driver(dev))
  669. count += pci_announce_device(drv, dev);
  670. }
  671. return count;
  672. }
  674. /**
  675.  * pci_unregister_driver - unregister a pci driver
  676.  * @drv: the driver structure to unregister
  677.  * 
  678.  * Deletes the driver structure from the list of registered PCI drivers,
  679.  * gives it a chance to clean up by calling its remove() function for
  680.  * each device it was responsible for, and marks those devices as
  681.  * driverless.
  682.  */
  684. void
  685. pci_unregister_driver(struct pci_driver *drv)
  686. {
  687. struct pci_dev *dev;
  689. list_del(&drv->node);
  690. pci_for_each_dev(dev) {
  691. if (dev->driver == drv) {
  692. if (drv->remove)
  693. drv->remove(dev);
  694. dev->driver = NULL;
  695. }
  696. }
  697. }
  699. #ifdef CONFIG_HOTPLUG
  701. #ifndef FALSE
  702. #define FALSE (0)
  703. #define TRUE (!FALSE)
  704. #endif
  706. static void
  707. run_sbin_hotplug(struct pci_dev *pdev, int insert)
  708. {
  709. int i;
  710. char *argv[3], *envp[8];
  711. char id[20], sub_id[24], bus_id[24], class_id[20];
  713. if (!hotplug_path[0])
  714. return;
  716. sprintf(class_id, "PCI_CLASS=%04X", pdev->class);
  717. sprintf(id, "PCI_ID=%04X:%04X", pdev->vendor, pdev->device);
  718. sprintf(sub_id, "PCI_SUBSYS_ID=%04X:%04X", pdev->subsystem_vendor, pdev->subsystem_device);
  719. sprintf(bus_id, "PCI_SLOT_NAME=%s", pdev->slot_name);
  721. i = 0;
  722. argv[i++] = hotplug_path;
  723. argv[i++] = "pci";
  724. argv[i] = 0;
  726. i = 0;
  727. /* minimal command environment */
  728. envp[i++] = "HOME=/";
  729. envp[i++] = "PATH=/sbin:/bin:/usr/sbin:/usr/bin";
  731. /* other stuff we want to pass to /sbin/hotplug */
  732. envp[i++] = class_id;
  733. envp[i++] = id;
  734. envp[i++] = sub_id;
  735. envp[i++] = bus_id;
  736. if (insert)
  737. envp[i++] = "ACTION=add";
  738. else
  739. envp[i++] = "ACTION=remove";
  740. envp[i] = 0;
  742. call_usermodehelper (argv [0], argv, envp);
  743. }
  745. /**
  746.  * pci_announce_device_to_drivers - tell the drivers a new device has appeared
  747.  * @dev: the device that has shown up
  748.  *
  749.  * Notifys the drivers that a new device has appeared, and also notifys
  750.  * userspace through /sbin/hotplug.
  751.  */
  752. void
  753. pci_announce_device_to_drivers(struct pci_dev *dev)
  754. {
  755. struct list_head *ln;
  757. for(ln=pci_drivers.next; ln != &pci_drivers; ln=ln->next) {
  758. struct pci_driver *drv = list_entry(ln, struct pci_driver, node);
  759. if (drv->remove && pci_announce_device(drv, dev))
  760. break;
  761. }
  763. /* notify userspace of new hotplug device */
  764. run_sbin_hotplug(dev, TRUE);
  765. }
  767. /**
  768.  * pci_insert_device - insert a hotplug device
  769.  * @dev: the device to insert
  770.  * @bus: where to insert it
  771.  *
  772.  * Add a new device to the device lists and notify userspace (/sbin/hotplug).
  773.  */
  774. void
  775. pci_insert_device(struct pci_dev *dev, struct pci_bus *bus)
  776. {
  777. list_add_tail(&dev->bus_list, &bus->devices);
  778. list_add_tail(&dev->global_list, &pci_devices);
  779. #ifdef CONFIG_PROC_FS
  780. pci_proc_attach_device(dev);
  781. #endif
  782. pci_announce_device_to_drivers(dev);
  783. }
  785. static void
  786. pci_free_resources(struct pci_dev *dev)
  787. {
  788. int i;
  790. for (i = 0; i < PCI_NUM_RESOURCES; i++) {
  791. struct resource *res = dev->resource + i;
  792. if (res->parent)
  793. release_resource(res);
  794. }
  795. }
  797. /**
  798.  * pci_remove_device - remove a hotplug device
  799.  * @dev: the device to remove
  800.  *
  801.  * Delete the device structure from the device lists and 
  802.  * notify userspace (/sbin/hotplug).
  803.  */
  804. void
  805. pci_remove_device(struct pci_dev *dev)
  806. {
  807. if (dev->driver) {
  808. if (dev->driver->remove)
  809. dev->driver->remove(dev);
  810. dev->driver = NULL;
  811. }
  812. list_del(&dev->bus_list);
  813. list_del(&dev->global_list);
  814. pci_free_resources(dev);
  815. #ifdef CONFIG_PROC_FS
  816. pci_proc_detach_device(dev);
  817. #endif
  819. /* notify userspace of hotplug device removal */
  820. run_sbin_hotplug(dev, FALSE);
  821. }
  823. #endif
  825. static struct pci_driver pci_compat_driver = {
  826. name: "compat"
  827. };
  829. /**
  830.  * pci_dev_driver - get the pci_driver of a device
  831.  * @dev: the device to query
  832.  *
  833.  * Returns the appropriate pci_driver structure or %NULL if there is no 
  834.  * registered driver for the device.
  835.  */
  836. struct pci_driver *
  837. pci_dev_driver(const struct pci_dev *dev)
  838. {
  839. if (dev->driver)
  840. return dev->driver;
  841. else {
  842. int i;
  843. for(i=0; i<=PCI_ROM_RESOURCE; i++)
  844. if (dev->resource[i].flags & IORESOURCE_BUSY)
  845. return &pci_compat_driver;
  846. }
  847. return NULL;
  848. }
  851. /*
  852.  * This interrupt-safe spinlock protects all accesses to PCI
  853.  * configuration space.
  854.  */
  856. static spinlock_t pci_lock = SPIN_LOCK_UNLOCKED;
  858. /*
  859.  *  Wrappers for all PCI configuration access functions.  They just check
  860.  *  alignment, do locking and call the low-level functions pointed to
  861.  *  by pci_dev->ops.
  862.  */
  864. #define PCI_byte_BAD 0
  865. #define PCI_word_BAD (pos & 1)
  866. #define PCI_dword_BAD (pos & 3)
  868. #define PCI_OP(rw,size,type) 
  869. int pci_##rw##_config_##size (struct pci_dev *dev, int pos, type value) 
  870. {
  871. int res;
  872. unsigned long flags;
  873. if (PCI_##size##_BAD) return PCIBIOS_BAD_REGISTER_NUMBER;
  874. spin_lock_irqsave(&pci_lock, flags);
  875. res = dev->bus->ops->rw##_##size(dev, pos, value);
  876. spin_unlock_irqrestore(&pci_lock, flags);
  877. return res;
  878. }
  880. PCI_OP(read, byte, u8 *)
  881. PCI_OP(read, word, u16 *)
  882. PCI_OP(read, dword, u32 *)
  883. PCI_OP(write, byte, u8)
  884. PCI_OP(write, word, u16)
  885. PCI_OP(write, dword, u32)
  887. /**
  888.  * pci_set_master - enables bus-mastering for device dev
  889.  * @dev: the PCI device to enable
  890.  *
  891.  * Enables bus-mastering on the device and calls pcibios_set_master()
  892.  * to do the needed arch specific settings.
  893.  */
  894. void
  895. pci_set_master(struct pci_dev *dev)
  896. {
  897. u16 cmd;
  899. pci_read_config_word(dev, PCI_COMMAND, &cmd);
  900. if (! (cmd & PCI_COMMAND_MASTER)) {
  901. DBG("PCI: Enabling bus mastering for device %sn", dev->slot_name);
  902. cmd |= PCI_COMMAND_MASTER;
  903. pci_write_config_word(dev, PCI_COMMAND, cmd);
  904. }
  905. pcibios_set_master(dev);
  906. }
  908. /**
  909.  * pdev_set_mwi - arch helper function for pcibios_set_mwi
  910.  * @dev: the PCI device for which MWI is enabled
  911.  *
  912.  * Helper function for implementation the arch-specific pcibios_set_mwi
  913.  * function.  Originally copied from drivers/net/acenic.c.
  914.  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
  915.  *
  916.  * RETURNS: An appriopriate -ERRNO error value on eror, or zero for success.
  917.  */
  918. int
  919. pdev_set_mwi(struct pci_dev *dev)
  920. {
  921. int rc = 0;
  922. u8 cache_size;
  924. /*
  925.  * Looks like this is necessary to deal with on all architectures,
  926.  * even this %$#%$# N440BX Intel based thing doesn't get it right.
  927.  * Ie. having two NICs in the machine, one will have the cache
  928.  * line set at boot time, the other will not.
  929.  */
  930. pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cache_size);
  931. cache_size <<= 2;
  932. if (cache_size != SMP_CACHE_BYTES) {
  933. printk(KERN_WARNING "PCI: %s PCI cache line size set incorrectly "
  934.        "(%i bytes) by BIOS/FW, ",
  935.        dev->slot_name, cache_size);
  936. if (cache_size > SMP_CACHE_BYTES) {
  937. printk("expecting %in", SMP_CACHE_BYTES);
  938. rc = -EINVAL;
  939. } else {
  940. printk("correcting to %in", SMP_CACHE_BYTES);
  941. pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE,
  942.       SMP_CACHE_BYTES >> 2);
  943. }
  944. }
  946. return rc;
  947. }
  949. /**
  950.  * pci_set_mwi - enables memory-write-invalidate PCI transaction
  951.  * @dev: the PCI device for which MWI is enabled
  952.  *
  953.  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND,
  954.  * and then calls @pcibios_set_mwi to do the needed arch specific
  955.  * operations or a generic mwi-prep function.
  956.  *
  957.  * RETURNS: An appriopriate -ERRNO error value on eror, or zero for success.
  958.  */
  959. int
  960. pci_set_mwi(struct pci_dev *dev)
  961. {
  962. int rc;
  963. u16 cmd;
  965. #ifdef HAVE_ARCH_PCI_MWI
  966. rc = pcibios_set_mwi(dev);
  967. #else
  968. rc = pdev_set_mwi(dev);
  969. #endif
  971. if (rc)
  972. return rc;
  974. pci_read_config_word(dev, PCI_COMMAND, &cmd);
  975. if (! (cmd & PCI_COMMAND_INVALIDATE)) {
  976. DBG("PCI: Enabling Mem-Wr-Inval for device %sn", dev->slot_name);
  977. cmd |= PCI_COMMAND_INVALIDATE;
  978. pci_write_config_word(dev, PCI_COMMAND, cmd);
  979. }
  981. return 0;
  982. }
  984. /**
  985.  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
  986.  * @dev: the PCI device to disable
  987.  *
  988.  * Disables PCI Memory-Write-Invalidate transaction on the device
  989.  */
  990. void
  991. pci_clear_mwi(struct pci_dev *dev)
  992. {
  993. u16 cmd;
  995. pci_read_config_word(dev, PCI_COMMAND, &cmd);
  996. if (cmd & PCI_COMMAND_INVALIDATE) {
  997. cmd &= ~PCI_COMMAND_INVALIDATE;
  998. pci_write_config_word(dev, PCI_COMMAND, cmd);
  999. }
  1000. }
  1002. int
  1003. pci_set_dma_mask(struct pci_dev *dev, u64 mask)
  1004. {
  1005. if (!pci_dma_supported(dev, mask))
  1006. return -EIO;
  1008. dev->dma_mask = mask;
  1010. return 0;
  1011. }
  1012.     
  1013. int
  1014. pci_dac_set_dma_mask(struct pci_dev *dev, u64 mask)
  1015. {
  1016. if (!pci_dac_dma_supported(dev, mask))
  1017. return -EIO;
  1019. dev->dma_mask = mask;
  1021. return 0;
  1022. }
  1023.     
  1024. /*
  1025.  * Translate the low bits of the PCI base
  1026.  * to the resource type
  1027.  */
  1028. static inline unsigned int pci_calc_resource_flags(unsigned int flags)
  1029. {
  1030. if (flags & PCI_BASE_ADDRESS_SPACE_IO)
  1031. return IORESOURCE_IO;
  1033. if (flags & PCI_BASE_ADDRESS_MEM_PREFETCH)
  1034. return IORESOURCE_MEM | IORESOURCE_PREFETCH;
  1036. return IORESOURCE_MEM;
  1037. }
  1039. /*
  1040.  * Find the extent of a PCI decode..
  1041.  */
  1042. static u32 pci_size(u32 base, unsigned long mask)
  1043. {
  1044. u32 size = mask & base; /* Find the significant bits */
  1045. size = size & ~(size-1); /* Get the lowest of them to find the decode size */
  1046. return size-1; /* extent = size - 1 */
  1047. }
  1049. static void pci_read_bases(struct pci_dev *dev, unsigned int howmany, int rom)
  1050. {
  1051. unsigned int pos, reg, next;
  1052. u32 l, sz;
  1053. struct resource *res;
  1055. for(pos=0; pos<howmany; pos = next) {
  1056. next = pos+1;
  1057. res = &dev->resource[pos];
  1058. res->name = dev->name;
  1059. reg = PCI_BASE_ADDRESS_0 + (pos << 2);
  1060. pci_read_config_dword(dev, reg, &l);
  1061. pci_write_config_dword(dev, reg, ~0);
  1062. pci_read_config_dword(dev, reg, &sz);
  1063. pci_write_config_dword(dev, reg, l);
  1064. if (!sz || sz == 0xffffffff)
  1065. continue;
  1066. if (l == 0xffffffff)
  1067. l = 0;
  1068. if ((l & PCI_BASE_ADDRESS_SPACE) == PCI_BASE_ADDRESS_SPACE_MEMORY) {
  1069. res->start = l & PCI_BASE_ADDRESS_MEM_MASK;
  1070. res->flags |= l & ~PCI_BASE_ADDRESS_MEM_MASK;
  1071. sz = pci_size(sz, PCI_BASE_ADDRESS_MEM_MASK);
  1072. } else {
  1073. res->start = l & PCI_BASE_ADDRESS_IO_MASK;
  1074. res->flags |= l & ~PCI_BASE_ADDRESS_IO_MASK;
  1075. sz = pci_size(sz, PCI_BASE_ADDRESS_IO_MASK & 0xffff);
  1076. }
  1077. res->end = res->start + (unsigned long) sz;
  1078. res->flags |= pci_calc_resource_flags(l);
  1079. if ((l & (PCI_BASE_ADDRESS_SPACE | PCI_BASE_ADDRESS_MEM_TYPE_MASK))
  1080.     == (PCI_BASE_ADDRESS_SPACE_MEMORY | PCI_BASE_ADDRESS_MEM_TYPE_64)) {
  1081. pci_read_config_dword(dev, reg+4, &l);
  1082. next++;
  1083. #if BITS_PER_LONG == 64
  1084. res->start |= ((unsigned long) l) << 32;
  1085. res->end = res->start + sz;
  1086. pci_write_config_dword(dev, reg+4, ~0);
  1087. pci_read_config_dword(dev, reg+4, &sz);
  1088. pci_write_config_dword(dev, reg+4, l);
  1089. if (~sz)
  1090. res->end = res->start + 0xffffffff +
  1091. (((unsigned long) ~sz) << 32);
  1092. #else
  1093. if (l) {
  1094. printk(KERN_ERR "PCI: Unable to handle 64-bit address for device %sn", dev->slot_name);
  1095. res->start = 0;
  1096. res->flags = 0;
  1097. continue;
  1098. }
  1099. #endif
  1100. }
  1101. }
  1102. if (rom) {
  1103. dev->rom_base_reg = rom;
  1104. res = &dev->resource[PCI_ROM_RESOURCE];
  1105. pci_read_config_dword(dev, rom, &l);
  1106. pci_write_config_dword(dev, rom, ~PCI_ROM_ADDRESS_ENABLE);
  1107. pci_read_config_dword(dev, rom, &sz);
  1108. pci_write_config_dword(dev, rom, l);
  1109. if (l == 0xffffffff)
  1110. l = 0;
  1111. if (sz && sz != 0xffffffff) {
  1112. res->flags = (l & PCI_ROM_ADDRESS_ENABLE) |
  1113.   IORESOURCE_MEM | IORESOURCE_PREFETCH | IORESOURCE_READONLY | IORESOURCE_CACHEABLE;
  1114. res->start = l & PCI_ROM_ADDRESS_MASK;
  1115. sz = pci_size(sz, PCI_ROM_ADDRESS_MASK);
  1116. res->end = res->start + (unsigned long) sz;
  1117. }
  1118. res->name = dev->name;
  1119. }
  1120. }
  1122. void __devinit pci_read_bridge_bases(struct pci_bus *child)
  1123. {
  1124. struct pci_dev *dev = child->self;
  1125. u8 io_base_lo, io_limit_lo;
  1126. u16 mem_base_lo, mem_limit_lo;
  1127. unsigned long base, limit;
  1128. struct resource *res;
  1129. int i;
  1131. if (!dev) /* It's a host bus, nothing to read */
  1132. return;
  1134. if (dev->transparent) {
  1135. printk("Transparent bridge - %sn", dev->name);
  1136. for(i = 0; i < 4; i++)
  1137. child->resource[i] = child->parent->resource[i];
  1138. return;
  1139. }
  1141. for(i=0; i<3; i++)
  1142. child->resource[i] = &dev->resource[PCI_BRIDGE_RESOURCES+i];
  1144. res = child->resource[0];
  1145. pci_read_config_byte(dev, PCI_IO_BASE, &io_base_lo);
  1146. pci_read_config_byte(dev, PCI_IO_LIMIT, &io_limit_lo);
  1147. base = (io_base_lo & PCI_IO_RANGE_MASK) << 8;
  1148. limit = (io_limit_lo & PCI_IO_RANGE_MASK) << 8;
  1150. if ((io_base_lo & PCI_IO_RANGE_TYPE_MASK) == PCI_IO_RANGE_TYPE_32) {
  1151. u16 io_base_hi, io_limit_hi;
  1152. pci_read_config_word(dev, PCI_IO_BASE_UPPER16, &io_base_hi);
  1153. pci_read_config_word(dev, PCI_IO_LIMIT_UPPER16, &io_limit_hi);
  1154. base |= (io_base_hi << 16);
  1155. limit |= (io_limit_hi << 16);
  1156. }
  1158. if (base && base <= limit) {
  1159. res->flags = (io_base_lo & PCI_IO_RANGE_TYPE_MASK) | IORESOURCE_IO;
  1160. res->start = base;
  1161. res->end = limit + 0xfff;
  1162. }
  1164. res = child->resource[1];
  1165. pci_read_config_word(dev, PCI_MEMORY_BASE, &mem_base_lo);
  1166. pci_read_config_word(dev, PCI_MEMORY_LIMIT, &mem_limit_lo);
  1167. base = (mem_base_lo & PCI_MEMORY_RANGE_MASK) << 16;
  1168. limit = (mem_limit_lo & PCI_MEMORY_RANGE_MASK) << 16;
  1169. if (base && base <= limit) {
  1170. res->flags = (mem_base_lo & PCI_MEMORY_RANGE_TYPE_MASK) | IORESOURCE_MEM;
  1171. res->start = base;
  1172. res->end = limit + 0xfffff;
  1173. }
  1175. res = child->resource[2];
  1176. pci_read_config_word(dev, PCI_PREF_MEMORY_BASE, &mem_base_lo);
  1177. pci_read_config_word(dev, PCI_PREF_MEMORY_LIMIT, &mem_limit_lo);
  1178. base = (mem_base_lo & PCI_PREF_RANGE_MASK) << 16;
  1179. limit = (mem_limit_lo & PCI_PREF_RANGE_MASK) << 16;
  1181. if ((mem_base_lo & PCI_PREF_RANGE_TYPE_MASK) == PCI_PREF_RANGE_TYPE_64) {
  1182. u32 mem_base_hi, mem_limit_hi;
  1183. pci_read_config_dword(dev, PCI_PREF_BASE_UPPER32, &mem_base_hi);
  1184. pci_read_config_dword(dev, PCI_PREF_LIMIT_UPPER32, &mem_limit_hi);
  1185. #if BITS_PER_LONG == 64
  1186. base |= ((long) mem_base_hi) << 32;
  1187. limit |= ((long) mem_limit_hi) << 32;
  1188. #else
  1189. if (mem_base_hi || mem_limit_hi) {
  1190. printk(KERN_ERR "PCI: Unable to handle 64-bit address space for %sn", child->name);
  1191. return;
  1192. }
  1193. #endif
  1194. }
  1195. if (base && base <= limit) {
  1196. res->flags = (mem_base_lo & PCI_MEMORY_RANGE_TYPE_MASK) | IORESOURCE_MEM | IORESOURCE_PREFETCH;
  1197. res->start = base;
  1198. res->end = limit + 0xfffff;
  1199. }
  1200. }
  1202. static struct pci_bus * __devinit pci_alloc_bus(void)
  1203. {
  1204. struct pci_bus *b;
  1206. b = kmalloc(sizeof(*b), GFP_KERNEL);
  1207. if (b) {
  1208. memset(b, 0, sizeof(*b));
  1209. INIT_LIST_HEAD(&b->children);
  1210. INIT_LIST_HEAD(&b->devices);
  1211. }
  1212. return b;
  1213. }
  1215. struct pci_bus * __devinit pci_add_new_bus(struct pci_bus *parent, struct pci_dev *dev, int busnr)
  1216. {
  1217. struct pci_bus *child;
  1218. int i;
  1220. /*
  1221.  * Allocate a new bus, and inherit stuff from the parent..
  1222.  */
  1223. child = pci_alloc_bus();
  1225. list_add_tail(&child->node, &parent->children);
  1226. child->self = dev;
  1227. dev->subordinate = child;
  1228. child->parent = parent;
  1229. child->ops = parent->ops;
  1230. child->sysdata = parent->sysdata;
  1232. /*
  1233.  * Set up the primary, secondary and subordinate
  1234.  * bus numbers.
  1235.  */
  1236. child->number = child->secondary = busnr;
  1237. child->primary = parent->secondary;
  1238. child->subordinate = 0xff;
  1240. /* Set up default resource pointers and names.. */
  1241. for (i = 0; i < 4; i++) {
  1242. child->resource[i] = &dev->resource[PCI_BRIDGE_RESOURCES+i];
  1243. child->resource[i]->name = child->name;
  1244. }
  1246. return child;
  1247. }
  1249. unsigned int __devinit pci_do_scan_bus(struct pci_bus *bus);
  1251. /*
  1252.  * If it's a bridge, configure it and scan the bus behind it.
  1253.  * For CardBus bridges, we don't scan behind as the devices will
  1254.  * be handled by the bridge driver itself.
  1255.  *
  1256.  * We need to process bridges in two passes -- first we scan those
  1257.  * already configured by the BIOS and after we are done with all of
  1258.  * them, we proceed to assigning numbers to the remaining buses in
  1259.  * order to avoid overlaps between old and new bus numbers.
  1260.  */
  1261. static int __devinit pci_scan_bridge(struct pci_bus *bus, struct pci_dev * dev, int max, int pass)
  1262. {
  1263. unsigned int buses;
  1264. unsigned short cr;
  1265. struct pci_bus *child;
  1266. int is_cardbus = (dev->hdr_type == PCI_HEADER_TYPE_CARDBUS);
  1268. pci_read_config_dword(dev, PCI_PRIMARY_BUS, &buses);
  1269. DBG("Scanning behind PCI bridge %s, config %06x, pass %dn", dev->slot_name, buses & 0xffffff, pass);
  1270. if ((buses & 0xffff00) && !pcibios_assign_all_busses()) {
  1271. /*
  1272.  * Bus already configured by firmware, process it in the first
  1273.  * pass and just note the configuration.
  1274.  */
  1275. if (pass)
  1276. return max;
  1277. child = pci_add_new_bus(bus, dev, 0);
  1278. child->primary = buses & 0xFF;
  1279. child->secondary = (buses >> 8) & 0xFF;
  1280. child->subordinate = (buses >> 16) & 0xFF;
  1281. child->number = child->secondary;
  1282. if (!is_cardbus) {
  1283. unsigned int cmax = pci_do_scan_bus(child);
  1284. if (cmax > max) max = cmax;
  1285. } else {
  1286. unsigned int cmax = child->subordinate;
  1287. if (cmax > max) max = cmax;
  1288. }
  1289. } else {
  1290. /*
  1291.  * We need to assign a number to this bus which we always
  1292.  * do in the second pass. We also keep all address decoders
  1293.  * on the bridge disabled during scanning.  FIXME: Why?
  1294.  */
  1295. if (!pass)
  1296. return max;
  1297. pci_read_config_word(dev, PCI_COMMAND, &cr);
  1298. pci_write_config_word(dev, PCI_COMMAND, 0x0000);
  1299. pci_write_config_word(dev, PCI_STATUS, 0xffff);
  1301. child = pci_add_new_bus(bus, dev, ++max);
  1302. buses = (buses & 0xff000000)
  1303.       | ((unsigned int)(child->primary)     <<  0)
  1304.       | ((unsigned int)(child->secondary)   <<  8)
  1305.       | ((unsigned int)(child->subordinate) << 16);
  1306. /*
  1307.  * We need to blast all three values with a single write.
  1308.  */
  1309. pci_write_config_dword(dev, PCI_PRIMARY_BUS, buses);
  1310. if (!is_cardbus) {
  1311. /* Now we can scan all subordinate buses... */
  1312. max = pci_do_scan_bus(child);
  1313. } else {
  1314. /*
  1315.  * For CardBus bridges, we leave 4 bus numbers
  1316.  * as cards with a PCI-to-PCI bridge can be
  1317.  * inserted later.
  1318.  */
  1319. max += 3;
  1320. }
  1321. /*
  1322.  * Set the subordinate bus number to its real value.
  1323.  */
  1324. child->subordinate = max;
  1325. pci_write_config_byte(dev, PCI_SUBORDINATE_BUS, max);
  1326. pci_write_config_word(dev, PCI_COMMAND, cr);
  1327. }
  1328. sprintf(child->name, (is_cardbus ? "PCI CardBus #%02x" : "PCI Bus #%02x"), child->number);
  1329. return max;
  1330. }
  1332. /*
  1333.  * Read interrupt line and base address registers.
  1334.  * The architecture-dependent code can tweak these, of course.
  1335.  */
  1336. static void pci_read_irq(struct pci_dev *dev)
  1337. {
  1338. unsigned char irq;
  1340. pci_read_config_byte(dev, PCI_INTERRUPT_PIN, &irq);
  1341. if (irq)
  1342. pci_read_config_byte(dev, PCI_INTERRUPT_LINE, &irq);
  1343. dev->irq = irq;
  1344. }
  1346. /**
  1347.  * pci_setup_device - fill in class and map information of a device
  1348.  * @dev: the device structure to fill
  1349.  *
  1350.  * Initialize the device structure with information about the device's 
  1351.  * vendor,class,memory and IO-space addresses,IRQ lines etc.
  1352.  * Called at initialisation of the PCI subsystem and by CardBus services.
  1353.  * Returns 0 on success and -1 if unknown type of device (not normal, bridge
  1354.  * or CardBus).
  1355.  */
  1356. int pci_setup_device(struct pci_dev * dev)
  1357. {
  1358. u32 class;
  1360. sprintf(dev->slot_name, "%02x:%02x.%d", dev->bus->number, PCI_SLOT(dev->devfn), PCI_FUNC(dev->devfn));
  1361. sprintf(dev->name, "PCI device %04x:%04x", dev->vendor, dev->device);
  1363. pci_read_config_dword(dev, PCI_CLASS_REVISION, &class);
  1364. class >>= 8;     /* upper 3 bytes */
  1365. dev->class = class;
  1366. class >>= 8;
  1368. DBG("Found %02x:%02x [%04x/%04x] %06x %02xn", dev->bus->number, dev->devfn, dev->vendor, dev->device, class, dev->hdr_type);
  1370. /* "Unknown power state" */
  1371. dev->current_state = 4;
  1373. switch (dev->hdr_type) {     /* header type */
  1374. case PCI_HEADER_TYPE_NORMAL:     /* standard header */
  1375. if (class == PCI_CLASS_BRIDGE_PCI)
  1376. goto bad;
  1377. pci_read_irq(dev);
  1378. pci_read_bases(dev, 6, PCI_ROM_ADDRESS);
  1379. pci_read_config_word(dev, PCI_SUBSYSTEM_VENDOR_ID, &dev->subsystem_vendor);
  1380. pci_read_config_word(dev, PCI_SUBSYSTEM_ID, &dev->subsystem_device);
  1381. break;
  1383. case PCI_HEADER_TYPE_BRIDGE:     /* bridge header */
  1384. if (class != PCI_CLASS_BRIDGE_PCI)
  1385. goto bad;
  1386. /* The PCI-to-PCI bridge spec requires that subtractive
  1387.    decoding (i.e. transparent) bridge must have programming
  1388.    interface code of 0x01. */ 
  1389. dev->transparent = ((dev->class & 0xff) == 1);
  1390. pci_read_bases(dev, 2, PCI_ROM_ADDRESS1);
  1391. break;
  1393. case PCI_HEADER_TYPE_CARDBUS:     /* CardBus bridge header */
  1394. if (class != PCI_CLASS_BRIDGE_CARDBUS)
  1395. goto bad;
  1396. pci_read_irq(dev);
  1397. pci_read_bases(dev, 1, 0);
  1398. pci_read_config_word(dev, PCI_CB_SUBSYSTEM_VENDOR_ID, &dev->subsystem_vendor);
  1399. pci_read_config_word(dev, PCI_CB_SUBSYSTEM_ID, &dev->subsystem_device);
  1400. break;
  1402. default:     /* unknown header */
  1403. printk(KERN_ERR "PCI: device %s has unknown header type %02x, ignoring.n",
  1404. dev->slot_name, dev->hdr_type);
  1405. return -1;
  1407. bad:
  1408. printk(KERN_ERR "PCI: %s: class %x doesn't match header type %02x. Ignoring class.n",
  1409.        dev->slot_name, class, dev->hdr_type);
  1410. dev->class = PCI_CLASS_NOT_DEFINED;
  1411. }
  1413. /* We found a fine healthy device, go go go... */
  1414. return 0;
  1415. }
  1417. /*
  1418.  * Read the config data for a PCI device, sanity-check it
  1419.  * and fill in the dev structure...
  1420.  */
  1421. struct pci_dev * __devinit pci_scan_device(struct pci_dev *temp)
  1422. {
  1423. struct pci_dev *dev;
  1424. u32 l;
  1426. if (pci_read_config_dword(temp, PCI_VENDOR_ID, &l))
  1427. return NULL;
  1429. /* some broken boards return 0 or ~0 if a slot is empty: */
  1430. if (l == 0xffffffff || l == 0x00000000 || l == 0x0000ffff || l == 0xffff0000)
  1431. return NULL;
  1433. dev = kmalloc(sizeof(*dev), GFP_KERNEL);
  1434. if (!dev)
  1435. return NULL;
  1437. memcpy(dev, temp, sizeof(*dev));
  1438. dev->vendor = l & 0xffff;
  1439. dev->device = (l >> 16) & 0xffff;
  1441. /* Assume 32-bit PCI; let 64-bit PCI cards (which are far rarer)
  1442.    set this higher, assuming the system even supports it.  */
  1443. dev->dma_mask = 0xffffffff;
  1444. if (pci_setup_device(dev) < 0) {
  1445. kfree(dev);
  1446. dev = NULL;
  1447. }
  1448. return dev;
  1449. }
  1451. struct pci_dev * __devinit pci_scan_slot(struct pci_dev *temp)
  1452. {
  1453. struct pci_bus *bus = temp->bus;
  1454. struct pci_dev *dev;
  1455. struct pci_dev *first_dev = NULL;
  1456. int func = 0;
  1457. int is_multi = 0;
  1458. u8 hdr_type;
  1460. for (func = 0; func < 8; func++, temp->devfn++) {
  1461. if (func && !is_multi) /* not a multi-function device */
  1462. continue;
  1463. if (pci_read_config_byte(temp, PCI_HEADER_TYPE, &hdr_type))
  1464. continue;
  1465. temp->hdr_type = hdr_type & 0x7f;
  1467. dev = pci_scan_device(temp);
  1468. if (!dev)
  1469. continue;
  1470. pci_name_device(dev);
  1471. if (!func) {
  1472. is_multi = hdr_type & 0x80;
  1473. first_dev = dev;
  1474. }
  1476. /*
  1477.  * Link the device to both the global PCI device chain and
  1478.  * the per-bus list of devices.
  1479.  */
  1480. list_add_tail(&dev->global_list, &pci_devices);
  1481. list_add_tail(&dev->bus_list, &bus->devices);
  1483. /* Fix up broken headers */
  1484. pci_fixup_device(PCI_FIXUP_HEADER, dev);
  1485. }
  1486. return first_dev;
  1487. }
  1489. unsigned int __devinit pci_do_scan_bus(struct pci_bus *bus)
  1490. {
  1491. unsigned int devfn, max, pass;
  1492. struct list_head *ln;
  1493. struct pci_dev *dev, dev0;
  1495. DBG("Scanning bus %02xn", bus->number);
  1496. max = bus->secondary;
  1498. /* Create a device template */
  1499. memset(&dev0, 0, sizeof(dev0));
  1500. dev0.bus = bus;
  1501. dev0.sysdata = bus->sysdata;
  1503. /* Go find them, Rover! */
  1504. for (devfn = 0; devfn < 0x100; devfn += 8) {
  1505. dev0.devfn = devfn;
  1506. pci_scan_slot(&dev0);
  1507. }
  1509. /*
  1510.  * After performing arch-dependent fixup of the bus, look behind
  1511.  * all PCI-to-PCI bridges on this bus.
  1512.  */
  1513. DBG("Fixups for bus %02xn", bus->number);
  1514. pcibios_fixup_bus(bus);
  1515. for (pass=0; pass < 2; pass++)
  1516. for (ln=bus->devices.next; ln != &bus->devices; ln=ln->next) {
  1517. dev = pci_dev_b(ln);
  1518. if (dev->hdr_type == PCI_HEADER_TYPE_BRIDGE || dev->hdr_type == PCI_HEADER_TYPE_CARDBUS)
  1519. max = pci_scan_bridge(bus, dev, max, pass);
  1520. }
  1522. /*
  1523.  * We've scanned the bus and so we know all about what's on
  1524.  * the other side of any bridges that may be on this bus plus
  1525.  * any devices.
  1526.  *
  1527.  * Return how far we've got finding sub-buses.
  1528.  */
  1529. DBG("Bus scan for %02x returning with max=%02xn", bus->number, max);
  1530. return max;
  1531. }
  1533. int __devinit pci_bus_exists(const struct list_head *list, int nr)
  1534. {
  1535. const struct list_head *l;
  1537. for(l=list->next; l != list; l = l->next) {
  1538. const struct pci_bus *b = pci_bus_b(l);
  1539. if (b->number == nr || pci_bus_exists(&b->children, nr))
  1540. return 1;
  1541. }
  1542. return 0;
  1543. }
  1545. struct pci_bus * __devinit pci_alloc_primary_bus(int bus)
  1546. {
  1547. struct pci_bus *b;
  1549. if (pci_bus_exists(&pci_root_buses, bus)) {
  1550. /* If we already got to this bus through a different bridge, ignore it */
  1551. DBG("PCI: Bus %02x already knownn", bus);
  1552. return NULL;
  1553. }
  1555. b = pci_alloc_bus();
  1556. list_add_tail(&b->node, &pci_root_buses);
  1558. b->number = b->secondary = bus;
  1559. b->resource[0] = &ioport_resource;
  1560. b->resource[1] = &iomem_resource;
  1561. return b;
  1562. }
  1564. struct pci_bus * __devinit pci_scan_bus(int bus, struct pci_ops *ops, void *sysdata)
  1565. {
  1566. struct pci_bus *b = pci_alloc_primary_bus(bus);
  1567. if (b) {
  1568. b->sysdata = sysdata;
  1569. b->ops = ops;
  1570. b->subordinate = pci_do_scan_bus(b);
  1571. }
  1572. return b;
  1573. }
  1575. #ifdef CONFIG_PM
  1577. /*
  1578.  * PCI Power management..
  1579.  *
  1580.  * This needs to be done centralized, so that we power manage PCI
  1581.  * devices in the right order: we should not shut down PCI bridges
  1582.  * before we've shut down the devices behind them, and we should
  1583.  * not wake up devices before we've woken up the bridge to the
  1584.  * device.. Eh?
  1585.  *
  1586.  * We do not touch devices that don't have a driver that exports
  1587.  * a suspend/resume function. That is just too dangerous. If the default
  1588.  * PCI suspend/resume functions work for a device, the driver can
  1589.  * easily implement them (ie just have a suspend function that calls
  1590.  * the pci_set_power_state() function).
  1591.  */
  1593. static int pci_pm_save_state_device(struct pci_dev *dev, u32 state)
  1594. {
  1595. int error = 0;
  1596. if (dev) {
  1597. struct pci_driver *driver = dev->driver;
  1598. if (driver && driver->save_state) 
  1599. error = driver->save_state(dev,state);
  1600. }
  1601. return error;
  1602. }
  1604. static int pci_pm_suspend_device(struct pci_dev *dev, u32 state)
  1605. {
  1606. int error = 0;
  1607. if (dev) {
  1608. struct pci_driver *driver = dev->driver;
  1609. if (driver && driver->suspend)
  1610. error = driver->suspend(dev,state);
  1611. }
  1612. return error;
  1613. }
  1615. static int pci_pm_resume_device(struct pci_dev *dev)
  1616. {
  1617. int error = 0;
  1618. if (dev) {
  1619. struct pci_driver *driver = dev->driver;
  1620. if (driver && driver->resume)
  1621. error = driver->resume(dev);
  1622. }
  1623. return error;
  1624. }
  1626. static int pci_pm_save_state_bus(struct pci_bus *bus, u32 state)
  1627. {
  1628. struct list_head *list;
  1629. int error = 0;
  1631. list_for_each(list, &bus->children) {
  1632. error = pci_pm_save_state_bus(pci_bus_b(list),state);
  1633. if (error) return error;
  1634. }
  1635. list_for_each(list, &bus->devices) {
  1636. error = pci_pm_save_state_device(pci_dev_b(list),state);
  1637. if (error) return error;
  1638. }
  1639. return 0;
  1640. }
  1642. static int pci_pm_suspend_bus(struct pci_bus *bus, u32 state)
  1643. {
  1644. struct list_head *list;
  1646. /* Walk the bus children list */
  1647. list_for_each(list, &bus->children) 
  1648. pci_pm_suspend_bus(pci_bus_b(list),state);
  1650. /* Walk the device children list */
  1651. list_for_each(list, &bus->devices)
  1652. pci_pm_suspend_device(pci_dev_b(list),state);
  1653. return 0;
  1654. }
  1656. static int pci_pm_resume_bus(struct pci_bus *bus)
  1657. {
  1658. struct list_head *list;
  1660. /* Walk the device children list */
  1661. list_for_each(list, &bus->devices)
  1662. pci_pm_resume_device(pci_dev_b(list));
  1664. /* And then walk the bus children */
  1665. list_for_each(list, &bus->children)
  1666. pci_pm_resume_bus(pci_bus_b(list));
  1667. return 0;
  1668. }
  1670. static int pci_pm_save_state(u32 state)
  1671. {
  1672. struct list_head *list;
  1673. struct pci_bus *bus;
  1674. int error = 0;
  1676. list_for_each(list, &pci_root_buses) {
  1677. bus = pci_bus_b(list);
  1678. error = pci_pm_save_state_bus(bus,state);
  1679. if (!error)
  1680. error = pci_pm_save_state_device(bus->self,state);
  1681. }
  1682. return error;
  1683. }
  1685. static int pci_pm_suspend(u32 state)
  1686. {
  1687. struct list_head *list;
  1688. struct pci_bus *bus;
  1690. list_for_each(list, &pci_root_buses) {
  1691. bus = pci_bus_b(list);
  1692. pci_pm_suspend_bus(bus,state);
  1693. pci_pm_suspend_device(bus->self,state);
  1694. }
  1695. return 0;
  1696. }
  1698. int pci_pm_resume(void)
  1699. {
  1700. struct list_head *list;
  1701. struct pci_bus *bus;
  1703. list_for_each(list, &pci_root_buses) {
  1704. bus = pci_bus_b(list);
  1705. pci_pm_resume_device(bus->self);
  1706. pci_pm_resume_bus(bus);
  1707. }
  1708. return 0;
  1709. }
  1711. static int 
  1712. pci_pm_callback(struct pm_dev *pm_device, pm_request_t rqst, void *data)
  1713. {
  1714. int error = 0;
  1716. switch (rqst) {
  1717. case PM_SAVE_STATE:
  1718. error = pci_pm_save_state((unsigned long)data);
  1719. break;
  1720. case PM_SUSPEND:
  1721. error = pci_pm_suspend((unsigned long)data);
  1722. break;
  1723. case PM_RESUME:
  1724. error = pci_pm_resume();
  1725. break;
  1726. default: break;
  1727. }
  1728. return error;
  1729. }
  1731. #endif
  1733. /*
  1734.  * Pool allocator ... wraps the pci_alloc_consistent page allocator, so
  1735.  * small blocks are easily used by drivers for bus mastering controllers.
  1736.  * This should probably be sharing the guts of the slab allocator.
  1737.  */
  1739. struct pci_pool { /* the pool */
  1740. struct list_head page_list;
  1741. spinlock_t lock;
  1742. size_t blocks_per_page;
  1743. size_t size;
  1744. int flags;
  1745. struct pci_dev *dev;
  1746. size_t allocation;
  1747. char name [32];
  1748. wait_queue_head_t waitq;
  1749. };
  1751. struct pci_page { /* cacheable header for 'allocation' bytes */
  1752. struct list_head page_list;
  1753. void *vaddr;
  1754. dma_addr_t dma;
  1755. unsigned long bitmap [0];
  1756. };
  1758. #define POOL_TIMEOUT_JIFFIES ((100 /* msec */ * HZ) / 1000)
  1759. #define POOL_POISON_BYTE 0xa7
  1761. // #define CONFIG_PCIPOOL_DEBUG
  1764. /**
  1765.  * pci_pool_create - Creates a pool of pci consistent memory blocks, for dma.
  1766.  * @name: name of pool, for diagnostics
  1767.  * @pdev: pci device that will be doing the DMA
  1768.  * @size: size of the blocks in this pool.
  1769.  * @align: alignment requirement for blocks; must be a power of two
  1770.  * @allocation: returned blocks won't cross this boundary (or zero)
  1771.  * @flags: SLAB_* flags (not all are supported).
  1772.  *
  1773.  * Returns a pci allocation pool with the requested characteristics, or
  1774.  * null if one can't be created.  Given one of these pools, pci_pool_alloc()
  1775.  * may be used to allocate memory.  Such memory will all have "consistent"
  1776.  * DMA mappings, accessible by the device and its driver without using
  1777.  * cache flushing primitives.  The actual size of blocks allocated may be
  1778.  * larger than requested because of alignment.
  1779.  *
  1780.  * If allocation is nonzero, objects returned from pci_pool_alloc() won't
  1781.  * cross that size boundary.  This is useful for devices which have
  1782.  * addressing restrictions on individual DMA transfers, such as not crossing
  1783.  * boundaries of 4KBytes.
  1784.  */
  1785. struct pci_pool *
  1786. pci_pool_create (const char *name, struct pci_dev *pdev,
  1787. size_t size, size_t align, size_t allocation, int flags)
  1788. {
  1789. struct pci_pool *retval;
  1791. if (align == 0)
  1792. align = 1;
  1793. if (size == 0)
  1794. return 0;
  1795. else if (size < align)
  1796. size = align;
  1797. else if ((size % align) != 0) {
  1798. size += align + 1;
  1799. size &= ~(align - 1);
  1800. }
  1802. if (allocation == 0) {
  1803. if (PAGE_SIZE < size)
  1804. allocation = size;
  1805. else
  1806. allocation = PAGE_SIZE;
  1807. // FIXME: round up for less fragmentation
  1808. } else if (allocation < size)
  1809. return 0;
  1811. if (!(retval = kmalloc (sizeof *retval, flags)))
  1812. return retval;
  1814. #ifdef CONFIG_PCIPOOL_DEBUG
  1815. flags |= SLAB_POISON;
  1816. #endif
  1818. strncpy (retval->name, name, sizeof retval->name);
  1819. retval->name [sizeof retval->name - 1] = 0;
  1821. retval->dev = pdev;
  1822. INIT_LIST_HEAD (&retval->page_list);
  1823. spin_lock_init (&retval->lock);
  1824. retval->size = size;
  1825. retval->flags = flags;
  1826. retval->allocation = allocation;
  1827. retval->blocks_per_page = allocation / size;
  1828. init_waitqueue_head (&retval->waitq);
  1830. #ifdef CONFIG_PCIPOOL_DEBUG
  1831. printk (KERN_DEBUG "pcipool create %s/%s size %d, %d/page (%d alloc)n",
  1832. pdev ? pdev->slot_name : NULL, retval->name, size,
  1833. retval->blocks_per_page, allocation);
  1834. #endif
  1836. return retval;
  1837. }
  1840. static struct pci_page *
  1841. pool_alloc_page (struct pci_pool *pool, int mem_flags)
  1842. {
  1843. struct pci_page *page;
  1844. int mapsize;
  1846. mapsize = pool->blocks_per_page;
  1847. mapsize = (mapsize + BITS_PER_LONG - 1) / BITS_PER_LONG;
  1848. mapsize *= sizeof (long);
  1850. page = (struct pci_page *) kmalloc (mapsize + sizeof *page, mem_flags);
  1851. if (!page)
  1852. return 0;
  1853. page->vaddr = pci_alloc_consistent (pool->dev,
  1854.     pool->allocation,
  1855.     &page->dma);
  1856. if (page->vaddr) {
  1857. memset (page->bitmap, 0xff, mapsize); // bit set == free
  1858. if (pool->flags & SLAB_POISON)
  1859. memset (page->vaddr, POOL_POISON_BYTE, pool->allocation);
  1860. list_add (&page->page_list, &pool->page_list);
  1861. } else {
  1862. kfree (page);
  1863. page = 0;
  1864. }
  1865. return page;
  1866. }
  1869. static inline int
  1870. is_page_busy (int blocks, unsigned long *bitmap)
  1871. {
  1872. while (blocks > 0) {
  1873. if (*bitmap++ != ~0UL)
  1874. return 1;
  1875. blocks -= BITS_PER_LONG;
  1876. }
  1877. return 0;
  1878. }
  1880. static void
  1881. pool_free_page (struct pci_pool *pool, struct pci_page *page)
  1882. {
  1883. dma_addr_t dma = page->dma;
  1885. if (pool->flags & SLAB_POISON)
  1886. memset (page->vaddr, POOL_POISON_BYTE, pool->allocation);
  1887. pci_free_consistent (pool->dev, pool->allocation, page->vaddr, dma);
  1888. list_del (&page->page_list);
  1889. kfree (page);
  1890. }
  1893. /**
  1894.  * pci_pool_destroy - destroys a pool of pci memory blocks.
  1895.  * @pool: pci pool that will be destroyed
  1896.  *
  1897.  * Caller guarantees that no more memory from the pool is in use,
  1898.  * and that nothing will try to use the pool after this call.
  1899.  */
  1900. void
  1901. pci_pool_destroy (struct pci_pool *pool)
  1902. {
  1903. unsigned long flags;
  1905. #ifdef CONFIG_PCIPOOL_DEBUG
  1906. printk (KERN_DEBUG "pcipool destroy %s/%sn",
  1907. pool->dev ? pool->dev->slot_name : NULL,
  1908. pool->name);
  1909. #endif
  1911. spin_lock_irqsave (&pool->lock, flags);
  1912. while (!list_empty (&pool->page_list)) {
  1913. struct pci_page *page;
  1914. page = list_entry (pool->page_list.next,
  1915. struct pci_page, page_list);
  1916. if (is_page_busy (pool->blocks_per_page, page->bitmap)) {
  1917. printk (KERN_ERR "pci_pool_destroy %s/%s, %p busyn",
  1918. pool->dev ? pool->dev->slot_name : NULL,
  1919. pool->name, page->vaddr);
  1920. /* leak the still-in-use consistent memory */
  1921. list_del (&page->page_list);
  1922. kfree (page);
  1923. } else
  1924. pool_free_page (pool, page);
  1925. }
  1926. spin_unlock_irqrestore (&pool->lock, flags);
  1927. kfree (pool);
  1928. }
  1931. /**
  1932.  * pci_pool_alloc - get a block of consistent memory
  1933.  * @pool: pci pool that will produce the block
  1934.  * @mem_flags: SLAB_KERNEL or SLAB_ATOMIC
  1935.  * @handle: pointer to dma address of block
  1936.  *
  1937.  * This returns the kernel virtual address of a currently unused block,
  1938.  * and reports its dma address through the handle.
  1939.  * If such a memory block can't be allocated, null is returned.
  1940.  */
  1941. void *
  1942. pci_pool_alloc (struct pci_pool *pool, int mem_flags, dma_addr_t *handle)
  1943. {
  1944. unsigned long flags;
  1945. struct list_head *entry;
  1946. struct pci_page *page;
  1947. int map, block;
  1948. size_t offset;
  1949. void *retval;
  1951. restart:
  1952. spin_lock_irqsave (&pool->lock, flags);
  1953. list_for_each (entry, &pool->page_list) {
  1954. int i;
  1955. page = list_entry (entry, struct pci_page, page_list);
  1956. /* only cachable accesses here ... */
  1957. for (map = 0, i = 0;
  1958. i < pool->blocks_per_page;
  1959. i += BITS_PER_LONG, map++) {
  1960. if (page->bitmap [map] == 0)
  1961. continue;
  1962. block = ffz (~ page->bitmap [map]);
  1963. if ((i + block) < pool->blocks_per_page) {
  1964. clear_bit (block, &page->bitmap [map]);
  1965. offset = (BITS_PER_LONG * map) + block;
  1966. offset *= pool->size;
  1967. goto ready;
  1968. }
  1969. }
  1970. }
  1971. if (!(page = pool_alloc_page (pool, mem_flags))) {
  1972. if (mem_flags == SLAB_KERNEL) {
  1973. DECLARE_WAITQUEUE (wait, current);
  1975. current->state = TASK_INTERRUPTIBLE;
  1976. add_wait_queue (&pool->waitq, &wait);
  1977. spin_unlock_irqrestore (&pool->lock, flags);
  1979. schedule_timeout (POOL_TIMEOUT_JIFFIES);
  1981. current->state = TASK_RUNNING;
  1982. remove_wait_queue (&pool->waitq, &wait);
  1983. goto restart;
  1984. }
  1985. retval = 0;
  1986. goto done;
  1987. }
  1989. clear_bit (0, &page->bitmap [0]);
  1990. offset = 0;
  1991. ready:
  1992. retval = offset + page->vaddr;
  1993. *handle = offset + page->dma;
  1994. done:
  1995. spin_unlock_irqrestore (&pool->lock, flags);
  1996. return retval;
  1997. }
  2000. static struct pci_page *
  2001. pool_find_page (struct pci_pool *pool, dma_addr_t dma)
  2002. {
  2003. unsigned long flags;
  2004. struct list_head *entry;
  2005. struct pci_page *page;
  2007. spin_lock_irqsave (&pool->lock, flags);
  2008. list_for_each (entry, &pool->page_list) {
  2009. page = list_entry (entry, struct pci_page, page_list);
  2010. if (dma < page->dma)
  2011. continue;
  2012. if (dma < (page->dma + pool->allocation))
  2013. goto done;
  2014. }
  2015. page = 0;
  2016. done:
  2017. spin_unlock_irqrestore (&pool->lock, flags);
  2018. return page;
  2019. }
  2022. /**
  2023.  * pci_pool_free - put block back into pci pool
  2024.  * @pool: the pci pool holding the block
  2025.  * @vaddr: virtual address of block
  2026.  * @dma: dma address of block
  2027.  *
  2028.  * Caller promises neither device nor driver will again touch this block
  2029.  * unless it is first re-allocated.
  2030.  */
  2031. void
  2032. pci_pool_free (struct pci_pool *pool, void *vaddr, dma_addr_t dma)
  2033. {
  2034. struct pci_page *page;
  2035. unsigned long flags;
  2036. int map, block;
  2038. if ((page = pool_find_page (pool, dma)) == 0) {
  2039. printk (KERN_ERR "pci_pool_free %s/%s, %p/%x (bad dma)n",
  2040. pool->dev ? pool->dev->slot_name : NULL,
  2041. pool->name, vaddr, (int) (dma & 0xffffffff));
  2042. return;
  2043. }
  2044. #ifdef CONFIG_PCIPOOL_DEBUG
  2045. if (((dma - page->dma) + (void *)page->vaddr) != vaddr) {
  2046. printk (KERN_ERR "pci_pool_free %s/%s, %p (bad vaddr)/%xn",
  2047. pool->dev ? pool->dev->slot_name : NULL,
  2048. pool->name, vaddr, (int) (dma & 0xffffffff));
  2049. return;
  2050. }
  2051. #endif
  2053. block = dma - page->dma;
  2054. block /= pool->size;
  2055. map = block / BITS_PER_LONG;
  2056. block %= BITS_PER_LONG;
  2058. #ifdef CONFIG_PCIPOOL_DEBUG
  2059. if (page->bitmap [map] & (1UL << block)) {
  2060. printk (KERN_ERR "pci_pool_free %s/%s, dma %x already freen",
  2061. pool->dev ? pool->dev->slot_name : NULL,
  2062. pool->name, dma);
  2063. return;
  2064. }
  2065. #endif
  2066. if (pool->flags & SLAB_POISON)
  2067. memset (vaddr, POOL_POISON_BYTE, pool->size);
  2069. spin_lock_irqsave (&pool->lock, flags);
  2070. set_bit (block, &page->bitmap [map]);
  2071. if (waitqueue_active (&pool->waitq))
  2072. wake_up (&pool->waitq);
  2073. /*
  2074.  * Resist a temptation to do
  2075.  *    if (!is_page_busy(bpp, page->bitmap)) pool_free_page(pool, page);
  2076.  * it is not interrupt safe. Better have empty pages hang around.
  2077.  */
  2078. spin_unlock_irqrestore (&pool->lock, flags);
  2079. }
  2082. void __devinit  pci_init(void)
  2083. {
  2084. struct pci_dev *dev;
  2086. pcibios_init();
  2088. pci_for_each_dev(dev) {
  2089. pci_fixup_device(PCI_FIXUP_FINAL, dev);
  2090. }
  2092. #ifdef CONFIG_PM
  2093. pm_register(PM_PCI_DEV, 0, pci_pm_callback);
  2094. #endif
  2095. }
  2097. static int __devinit pci_setup(char *str)
  2098. {
  2099. while (str) {
  2100. char *k = strchr(str, ',');
  2101. if (k)
  2102. *k++ = 0;
  2103. if (*str && (str = pcibios_setup(str)) && *str) {
  2104. /* PCI layer options should be handled here */
  2105. printk(KERN_ERR "PCI: Unknown option `%s'n", str);
  2106. }
  2107. str = k;
  2108. }
  2109. return 1;
  2110. }
  2112. __setup("pci=", pci_setup);
  2114. EXPORT_SYMBOL(pci_read_config_byte);
  2115. EXPORT_SYMBOL(pci_read_config_word);
  2116. EXPORT_SYMBOL(pci_read_config_dword);
  2117. EXPORT_SYMBOL(pci_write_config_byte);
  2118. EXPORT_SYMBOL(pci_write_config_word);
  2119. EXPORT_SYMBOL(pci_write_config_dword);
  2120. EXPORT_SYMBOL(pci_devices);
  2121. EXPORT_SYMBOL(pci_root_buses);
  2122. EXPORT_SYMBOL(pci_enable_device_bars);
  2123. EXPORT_SYMBOL(pci_enable_device);
  2124. EXPORT_SYMBOL(pci_disable_device);
  2125. EXPORT_SYMBOL(pci_find_capability);
  2126. EXPORT_SYMBOL(pci_release_regions);
  2127. EXPORT_SYMBOL(pci_request_regions);
  2128. EXPORT_SYMBOL(pci_release_region);
  2129. EXPORT_SYMBOL(pci_request_region);
  2130. EXPORT_SYMBOL(pci_find_class);
  2131. EXPORT_SYMBOL(pci_find_device);
  2132. EXPORT_SYMBOL(pci_find_slot);
  2133. EXPORT_SYMBOL(pci_find_subsys);
  2134. EXPORT_SYMBOL(pci_set_master);
  2135. EXPORT_SYMBOL(pci_set_mwi);
  2136. EXPORT_SYMBOL(pci_clear_mwi);
  2137. EXPORT_SYMBOL(pdev_set_mwi);
  2138. EXPORT_SYMBOL(pci_set_dma_mask);
  2139. EXPORT_SYMBOL(pci_dac_set_dma_mask);
  2140. EXPORT_SYMBOL(pci_assign_resource);
  2141. EXPORT_SYMBOL(pci_register_driver);
  2142. EXPORT_SYMBOL(pci_unregister_driver);
  2143. EXPORT_SYMBOL(pci_dev_driver);
  2144. EXPORT_SYMBOL(pci_match_device);
  2145. EXPORT_SYMBOL(pci_find_parent_resource);
  2147. #ifdef CONFIG_HOTPLUG
  2148. EXPORT_SYMBOL(pci_setup_device);
  2149. EXPORT_SYMBOL(pci_insert_device);
  2150. EXPORT_SYMBOL(pci_remove_device);
  2151. EXPORT_SYMBOL(pci_announce_device_to_drivers);
  2152. EXPORT_SYMBOL(pci_add_new_bus);
  2153. EXPORT_SYMBOL(pci_do_scan_bus);
  2154. EXPORT_SYMBOL(pci_scan_slot);
  2155. EXPORT_SYMBOL(pci_scan_bus);
  2156. #ifdef CONFIG_PROC_FS
  2157. EXPORT_SYMBOL(pci_proc_attach_device);
  2158. EXPORT_SYMBOL(pci_proc_detach_device);
  2159. EXPORT_SYMBOL(pci_proc_attach_bus);
  2160. EXPORT_SYMBOL(pci_proc_detach_bus);
  2161. EXPORT_SYMBOL(proc_bus_pci_dir);
  2162. #endif
  2163. #endif
  2165. EXPORT_SYMBOL(pci_set_power_state);
  2166. EXPORT_SYMBOL(pci_save_state);
  2167. EXPORT_SYMBOL(pci_restore_state);
  2168. EXPORT_SYMBOL(pci_enable_wake);
  2170. /* Obsolete functions */
  2172. EXPORT_SYMBOL(pcibios_present);
  2173. EXPORT_SYMBOL(pcibios_read_config_byte);
  2174. EXPORT_SYMBOL(pcibios_read_config_word);
  2175. EXPORT_SYMBOL(pcibios_read_config_dword);
  2176. EXPORT_SYMBOL(pcibios_write_config_byte);
  2177. EXPORT_SYMBOL(pcibios_write_config_word);
  2178. EXPORT_SYMBOL(pcibios_write_config_dword);
  2179. EXPORT_SYMBOL(pcibios_find_class);
  2180. EXPORT_SYMBOL(pcibios_find_device);
  2182. /* Quirk info */
  2184. EXPORT_SYMBOL(isa_dma_bridge_buggy);
  2185. EXPORT_SYMBOL(pci_pci_problems);
  2187. /* Pool allocator */
  2189. EXPORT_SYMBOL (pci_pool_create);
  2190. EXPORT_SYMBOL (pci_pool_destroy);
  2191. EXPORT_SYMBOL (pci_pool_alloc);
  2192. EXPORT_SYMBOL (pci_pool_free);