开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 其他嵌入式/单片机内容 > 查看源码
Config.h
资源名称：RTD2523_MTV512.rar　[点击查看]
上传用户：xmyjxjd
上传日期：2013-05-04
资源大小：1517k
文件大小：19k
源码类别：

其他嵌入式/单片机内容

开发平台：

C/C++

Config.h：源码内容
  1. #define NEG_LATCH           0x01
  2. #define POS_LATCH           0x00
  4. #define VGA_ICLK_DELAY      0x02
  6. #define TMDS_LATCH          NEG_LATCH
  7. #define TMDS_HS_LATCH       (NEG_LATCH * 0x10)
  8. #define TMDS_ICLK_DELAY     0x00
  10. #if (VIDEO_CHIP == VDC_SAA7115)
  11. #define VIDEO_LATCH         POS_LATCH
  12. #define VIDEO_HS_LATCH      (POS_LATCH * 0x10)
  13. #define VIDEO_ICLK_DELAY    0x00
  14. #else
  15. #define VIDEO_LATCH         NEG_LATCH
  16. #define VIDEO_HS_LATCH      (POS_LATCH * 0x10)
  17. #define VIDEO_ICLK_DELAY    0x00
  18. #endif
  21. #define MAX_ADC_FREQ    140
  22. #define LOW_SPEED_DELAY 3
  23. #define H_OVERSPEC_FREQ 90 // unit : KHz
  24. #define V_OVERSPEC_FREQ 78 // unit : Hz
  26. #define DCLK_SPRED_RANGE    6 //DCLK Spreading range : 0~15
  29. #if (DISP_SIZE == DISP_800x600)
  30. #include "DISP_S1.H"                // Not ready yet
  31. #endif
  33. #if (DISP_SIZE == DISP_1024x768)
  35. #if (PANEL_TYPE == PANEL_CHIMEI)
  36. #include "DisplayDISP_N1.H"
  37. #endif 
  39. #if (PANEL_TYPE == PANEL_ACER)
  40. #include "DisplayDISP_N2.H"
  41. #endif
  43. #endif  //#if (DISP_SIZE == DISP_1024x768)
  45. #if (DISP_SIZE == DISP_1280x1024)
  47. #if(OUTPUT_BUS == RSDS_TYPE)
  49. #if (PANEL_TYPE == PANEL_CHIMEI)
  50. #include "DISP_BR1.H"
  51. #endif
  53. #if (PANEL_TYPE == PANEL_ACER)
  54. #include "DisplayDISP_BR2.H"
  55. #endif
  57. #if (PANEL_TYPE == PANEL_QDI)
  58. #include "DisplayDISP_BR3.H"
  59. #endif
  61. #if (PANEL_TYPE == PANEL_HYUNDAI)
  62. #include "DisplayDISP_BR4.H"
  63. #endif
  65. #if (PANEL_TYPE == PANEL_INNOUX)
  66. #include "DisplayDISP_BR5.H"
  67. #endif
  69. #else //OUTPUT_BUS == LVDS or TTL
  71. #if (PANEL_TYPE == PANEL_CHIMEI)
  72. #include "DisplayDISP_B1.H"
  73. #endif
  74. #if (PANEL_TYPE == PANEL_ACER)
  75. #include "DisplayDISP_B2.H"
  76. #endif
  77. #if (PANEL_TYPE == PANEL_QDI)
  78. #include "DisplayDISP_B5.H"
  79. #endif
  81. #if (PANEL_TYPE == PANEL_HYUNDAI)
  82. #include "DisplayDISP_B4.H"
  83. #endif
  85. #if (PANEL_TYPE == PANEL_SHARP)
  86. #include "DisplayDISP_B3.H"
  87. #endif
  89. #if (PANEL_TYPE == PANEL_HANNSTAR)
  90. #include "DisplayDISP_B6.H" //Handstar 17" 19"
  91. #endif 
  93. #if (PANEL_TYPE == PANEL_CPT)
  94. #include "DisplayDISP_B7.H"
  95. #endif
  97. #endif //#if(OUTPUT_BUS == RSDS_TYPE)
  98. #endif //#if (DISP_SIZE == DISP_1280x1024)
  101. #if(BOARD_TYPE == QA_PCB)
  102. #include "PCBQa_pcb.h"
  103. #endif
  105. #if(BOARD_TYPE == DEMO_LVDS_A)
  106. #include "PCBLvds_pcb.h"
  107. #endif
  109. #if(BOARD_TYPE == DEMO1_PCB)
  110. #include "PCB2523d1_pcb.h"
  111. #endif
  113. #if(BOARD_TYPE == DEMO2_PCB)
  114. #include "PCB2523d2_pcb.h"
  115. #endif
  117. #if(BOARD_TYPE == DEMO3_PCB)
  118. #include "PCB2523d3_pcb.h"
  119. #endif
  120. #include "HEADERVDC_CFG.H"
  123. #ifdef __MAIN__
  126. unsigned int code   CAP_WIN[][5]    =
  127. {
  128. //      IH_TOTAL    IPH_STA     IPH_WID     IPV_STA     IPV_LEN
  129.     {   0,          0,          0,          0,          0       },  //  0: No signal
  131.     {   800,        144,        640,        152,        350     },  //  1: VGA Mode 350-50Hz
  132.     {   800,        144,        640,        127,        400     },  //  2: VGA Mode 400-50Hz
  133.     {   800,        144,        640,        100,        350     },  //  3: VGA Mode 350-60Hz
  134.     {   800,        144,        640,        75,         400     },  //  4: VGA Mode 400-60Hz
  136.     {   848,        148,        640,        40,         400     },  //  5: Mode 640*400 56Hz     // VGA
  137.     {   800,        144,        640,        61,         350     },  //  6: Mode 640*350 70Hz     // VGA
  138.     {   900,        162,        720,        62,         350     },  //  7: Mode 720*350 70Hz     // VGA
  139.     {   800,        144,        640,        37,         400     },  //  8: Mode 640*400 70Hz     // VGA
  140.     {   900,        162,        720,        36,         400     },  //  9: Mode 720*400 70Hz     // VGA
  141.     {   832,        160,        640,        63,         350     },  // 10: Mode 640*350 85Hz     // VESA
  142.     {   832,        160,        640,        44,         400     },  // 11: Mode 640*400 85Hz     // VESA
  143.     {   936,        180,        720,        45,         400     },  // 12: Mode 720*400 85Hz     // VESA
  144.     {   800,        144,        640,        87,         480     },  // 13: Mode 640*480 50Hz     // VGA
  145.     {   800,        144,        640,        35,         480     },  // 14: Mode 640*480 60Hz     // VESA
  146.     {   864,        160,        640,        42,         480     },  // 15: Mode 640*480 66Hz     // MAC 480-66A
  147.     {   832,        168,        640,        31,         480     },  // 16: Mode 640*480 72Hz     // VESA
  148.     {   840,        184,        640,        19,         480     },  // 17: Mode 640*480 75Hz     // VESA
  149.     {   832,        136,        640,        28,         480     },  // 18: Mode 640*480 85Hz     // VESA
  150.     {   1024,       200,        800,        24,         600     },  // 19: Mode 800*600 56Hz     // VESA
  151.     {   1056,       216,        800,        27,         600     },  // 20: Mode 800*600 60Hz     // VESA
  152.     {   1024,       176,        800,        82,         600     },  // 21: Mode 800*600 66Hz     // MAC 600-66
  153.     {   1040,       184,        800,        29,         600     },  // 22: Mode 800*600 72Hz     // VESA
  154.     {   1056,       240,        800,        24,         600     },  // 23: Mode 800*600 75Hz     // VESA    
  155.     {   1048,       216,        800,        30,         600     },  // 24: Mode 800*600 85Hz     // VESA
  156.     {   1152,       288,        832,        42,         624     },  // 25: Mode 832*624 75Hz     // MAC 624-75
  157.     {   1344,       296,        1024,       35,         768     },  // 26: Mode 1024*768 60Hz    // VESA
  158.     {   1312,       224,        1024,       39,         768     },  // 27: Mode 1024*768 59Hz    // MAC768-60
  159.     {   1328,       288,        1024,       40,         768     },  // 28: Mode 1024*768 66Hz    // COMPAQ 1024
  160.     {   1328,       280,        1024,       35,         768     },  // 29: Mode 1024*768 70Hz    // VESA
  161. //      IH_TOTAL    IPH_STA     IPH_WID     IPV_STA     IPV_LEN
  162.     {   1328,       275,        1024,       25,         768     },  // 30: Mode 1024*768 72Hz    // VESA //anson 05_0321 add
  163.     {   1328,       272,        1024,       33,         768     },  // 31: Mode 1024*768 74Hz    // MAC 768-75
  164. //      IH_TOTAL    IPH_STA     IPH_WID     IPV_STA     IPV_LEN
  165.     {   1312,       272,        1024,       31,         768     },  // 32: Mode 1024*768 75Hz    // VESA
  166.     {   1376,       304,        1024,       39,         768     },  // 33: Mode 1024*768 85Hz    // VESA
  167.     {   1312,       264,        1024,       41,         800     },  // 34: Mode 1024*800 84Hz    // SUN 800-84
  168.     {   1600,       384,        1152,       35,         864     },  // 35: Mode 1152*864 75Hz    // VESA
  169.     {   1456,       272,        1152,       42,         870     },  // 36: Mode 1152*870 75Hz    // MAC 870-75
  170.     {   1504,       322,        1152,       35,         900     },  // 37: Mode 1152*900 66Hz    // SUN 900-66
  171.     {   1472,       304,        1152,       41,         900     },  // 38: Mode 1152*900 76Hz    // SUN 900-76
  172.     {   1800,       424,        1280,       39,         960     },  // 39: Mode 1280*960 60Hz    // VESA
  173.     {   1512,       336,        1120,       50,         960     },  // 40: Mode 1280*960 85Hz    // VESA (Capture width 1280->1120, H Total 1728->1512, pixel clock 148.5M -> 129.9M)
  174.     {   1688,       360,        1280,       41,         1024    },  // 41: Mode 1280*1024 60Hz   // VESA
  175.     {   1728,       380,        1280,       42,         1024    },  // 42: Mode 1280*1024 72Hz   // WS-SGI
  176.     {   1664,       352,        1280,       40,         1024    },  // 43: Mode 1280*1024 76Hz   // SUN 1024-76
  177.     {   1688,       392,        1280,       41,         1024    },  // 44: Mode 1280*1024 75Hz   // VESA
  178.     {   1512,       336,        1120,       47,         1024    },  // 45: Mode 1280*1024 85Hz   // VESA (Capture width 1280->1120, H Total 1728->1512, pixel clock 157.5M -> 137.8M)
  179.     {   1728,       396,        1280,       49,         1200    },  // 46: Mode 1600*1024 60Hz   // VESA (Capture width 1600->1280, H Total 2160->1728, pixel clock 162.0M -> 129.6M)
  181.     {   0,          0,          0,          0,          0       },  // 47: Mode reserved 00
  182.     {   0,          0,          0,          0,          0       },  // 48: Mode reserved 01
  183.     {   0,          0,          0,          0,          0       },  // 49: Mode reserved 02
  184.     {   0,          0,          0,          0,          0       },  // 50: Mode reserved 03
  186.     {   900,        162,        720,        17,         400     },  // 51: User Mode 720*400
  187.     {   840,        180,        640,        17,         480     },  // 52: User Mode 640*480
  188.     {   1056,       240,        800,        17,         600     },  // 53: User Mode 800*600
  189.     {   1344,       296,        1024,       17,         768     },  // 54: User Mode 1024*768
  190.     {   1536,       352,        1152,       17,         864     },  // 55: User Mode 1152*864
  191.     {   1472,       304,        1152,       17,         900     },  // 56: User Mode 1152*900
  192.     {   1728,       396,        1280,       17,         960     },  // 57: User Mode 1280*960
  193.     {   1688,       380,        1280,       17,         1024    },  // 58: User Mode 1280*1024
  194.     {   1728,       396,        1280,       17,         1200    },  // 59: User Mode 1600*1200
  195.     {   1312,       272,        1024,       17,         0       },  // 60: Undefined SU mode (59)
  196.     {   1312,       272,        1024,       17,         0       },  // 61: Undefined SD mode (60)
  197. };
  199. // For user-mode whose ADC setting may be over-speed
  200. // 0 : User mode 1152x864
  201. // 1 : User mode 1152x900
  202. // 2 : User mode 1280x960
  203. // 3 : User mode 1280x1024
  204. // 4 : User mode 1600x1200
  205. unsigned int code   ADC_SD_SET[][3] =
  206. {
  207. //      ADC_CLOCK   IPH_STA     IPH_WID
  208.     {   1248,       286,        936     },  // Capture width 1152->936, H Total 1536->1248
  209.     {   1196,       247,        936     },  // Capture width 1152->936, H Total 1472->1196
  210.     {   1296,       288,        960     },  // Capture width 1280->960, H Total 1728->1296
  211.     {   1296,       288,        960     },  // Capture width 1280->960, H Total 1728->1296 (*Not 1688->1296)
  212.     {   1512,       347,        1120    },  // Capture width 1600->1120, H Total 2160->1512
  213. };
  214. /////////////////////////////////////////////////////////////////////////////////////////
  215. // When enable the DCLK spread spectrum, due to the different spreading range will result the different DCLK offset
  216. // Acoording to the spreading range to make the below DCLK offset compensation
  218. unsigned char code  DCLK_OFFSET[16] =
  219. {   0, 1, 1, 1, 2, 3, 3, 4, 5, 7, 7, 7, 11, 13, 14, 17  };
  221. /////////////////////////////////////////////////////////////////////////////////////////
  223. unsigned char code VGA_INI_SS[]     =   //VGA SS
  224. {
  225.     5,  Y_INC,  VGIP_CTRL_04,       0x00,0x40,
  226.     6,  Y_INC,  SYNC_CTRL_4A,       0x00,0x14,0x00,
  227.     0
  228. };
  230. unsigned char code VGA_INI_CS[]     =   //VGA CS
  231. {
  232.     5,  Y_INC,  VGIP_CTRL_04,       0x00,0x40,
  233.     6,  Y_INC,  SYNC_CTRL_4A,       0x00,0x55,0x20,
  234.     4,  N_INC,  MEAS_HI_52,         0x80,
  235.     0
  236. };
  238. unsigned char code VGA_INI_SOG[]    =   //VGA SOG
  239. {
  240.     5,  Y_INC,  VGIP_CTRL_04,       0x00,0x40,
  241.     6,  Y_INC,  SYNC_CTRL_4A,       0x00,0x57,0x20,
  242.     4,  N_INC,  MEAS_HI_52,         0x80,
  243.     0
  244. };
  246. unsigned char code DVI_INI[]        =   //DVI
  247. {
  248.     5,  Y_INC,  VGIP_CTRL_04,       0x10,0x00 | TMDS_LATCH,
  249.     6,  Y_INC,  SYNC_CTRL_4A,       0x00,0x10,0x00,
  250.     4,  N_INC,  MEAS_HS_LATCH_4E,   TMDS_HS_LATCH,
  251.     4,  N_INC,  ANG_PERFORMANCE2_A3, 0x36,
  252.     4,  N_INC,  TMDS_TEST_MODE1_B3,  0x0f,
  253.     0
  254. };
  256. unsigned char code VIDEO_INI[]      =   //VIDEO
  257. {
  258.     5,  Y_INC,  VGIP_CTRL_04,       0x0c,0x00 | VIDEO_LATCH,
  259.     4,  N_INC,  INT_FLD_DETECT_14,  0x1e,
  260.     6,  Y_INC,  SYNC_CTRL_4A,       0x00,0x10,0x00,
  261.     4,  N_INC,  MEAS_HS_LATCH_4E,   VIDEO_HS_LATCH,
  262.     0
  263. };
  265. unsigned char code VGA_SET_SS[]     =   //VGA SS
  266. {
  268.     4,  N_INC,  VGIP_CTRL_04,       0x00,
  269.     4,  N_INC,  VGIP_SIGINV_05,     0x40,
  270.     5,  Y_INC,  SYNC_CTRL_4A,       0x00,0x14,
  272.     4,  N_INC,  MEAS_HI_52,      0x00,
  274.     0
  275. };
  277. unsigned char code VGA_SET_CS[]     =   //VGA CS
  278. {
  279. //    4,  N_INC,  VGIP_CTRL_04,       0x04,
  280.     4,  N_INC,  VGIP_SIGINV_05,     0x40,
  281.     5,  Y_INC,  SYNC_CTRL_4A,       0x00,0x55,
  283.     4,  N_INC,  MEAS_HI_52,      0x80,
  285.     0
  286. };
  288. unsigned char code VGA_SET_SOG[]    =   //VGA SOG
  289. {
  290. //    4,  N_INC,  VGIP_CTRL_04,       0x04,
  291.     4,  N_INC,  VGIP_SIGINV_05,     0x40,
  292.     5,  Y_INC,  SYNC_CTRL_4A,       0x00,0x57,
  294.     4,  N_INC,  MEAS_HI_52,      0x80,
  296.     0
  297. };
  300. #if(LVDS_TYPE == OUTPUT_BUS)
  301. unsigned char code LVDS_POWERUP[]      =
  302. {
  303. #if(DOUBLE_PORT == DISPLAY_PORT)
  304.      4, N_INC, LVDS_CTRL0_C0,      0xe0,
  305. #else  //LVDS from even port, if from odd port, the below value should be 0xa0
  306.      4, N_INC, LVDS_CTRL0_C0,      0xc0,
  307. #endif
  309.     0
  310. };
  311. unsigned char code LVDS_POWERDOWN[]  =
  312. {
  313.      4, N_INC, LVDS_CTRL0_C0,       0x00,
  314.  
  315.      0
  316. };
  317. #endif
  319. /////////////////////////////////////////////////////////////////////////////////////////
  321. unsigned char code Palette_Open[]   =
  322. {
  323.     4,  N_INC,  OVL_LUT_ADDR_6E,    0x80,   // Enable LUT access
  324.     0
  325. };
  326. unsigned char code Palette_Close[]  =
  327. {
  328.     4,  N_INC,  OVL_LUT_ADDR_6E,    0x00,   // Disable LUT access
  329.     0
  330. };
  332. #if (0)
  334. // For OSD animetion
  336. unsigned char code Palette_1[]  =
  337. {
  338.     51, N_INC,  OVL_PORT_6F,    0x00,0x00,0x00, 0x00,0x00,0xa8,     // 0000/0001
  339.                                 0x00,0x98,0x00, 0x20,0x60,0x80,     // 0010/0011
  340.                                 0x98,0x00,0x00, 0x60,0x00,0x00,     // 0100/0101
  341.                                 0x98,0x98,0x00, 0xa8,0xa8,0xa8,     // 0110/0111
  342.                                 0x00,0x00,0x00, 0x00,0x00,0xd8,     // 1000/1001
  343.                                 0x00,0xd8,0x00, 0x38,0xd8,0xd8,     // 1010/1011
  344.                                 0xd8,0x00,0x00, 0xd8,0x00,0xd8,     // 1100/1101
  345.                                 0xd8,0xd8,0x00, 0xd8,0xd8,0xd8,     // 1110/1111
  346.     0
  347. };
  348. unsigned char code Palette_2[]  =
  349. {
  350.     51, N_INC,  OVL_PORT_6F,    0x00,0x00,0x00, 0x00,0x00,0xac,     // 0000/0001
  351.                                 0x00,0x9c,0x00, 0x28,0x68,0x88,     // 0010/0011
  352.                                 0x9c,0x00,0x00, 0x68,0x08,0x08,     // 0100/0101
  353.                                 0x9c,0x9c,0x00, 0xac,0xac,0xac,     // 0110/0111
  354.                                 0x00,0x00,0x00, 0x00,0x00,0xdc,     // 1000/1001
  355.                                 0x00,0xdc,0x00, 0x3c,0xdc,0xdc,     // 1010/1011
  356.                                 0xdc,0x00,0x00, 0xdc,0x00,0xdc,     // 1100/1101
  357.                                 0xdc,0xdc,0x00, 0xdc,0xdc,0xdc,     // 1110/1111
  358.     0
  359. };
  360. unsigned char code Palette_3[]  =
  361. {
  362.     51, N_INC,  OVL_PORT_6F,    0x00,0x00,0x00, 0x00,0x00,0xb0,     // 0000/0001
  363.                                 0x00,0xa0,0x00, 0x30,0x70,0x90,     // 0010/0011
  364.                                 0xa0,0x00,0x00, 0x70,0x10,0x10,     // 0100/0101
  365.                                 0xa0,0xa0,0x00, 0xb0,0xb0,0xb0,     // 0110/0111
  366.                                 0x00,0x00,0x00, 0x00,0x00,0xe0,     // 1000/1001
  367.                                 0x00,0xe0,0x00, 0x40,0xe0,0xe0,     // 1010/1011
  368.                                 0xe0,0x00,0x00, 0xe0,0x00,0xe0,     // 1100/1101
  369.                                 0xe0,0xe0,0x00, 0xe0,0xe0,0xe0,     // 1110/1111
  370.     0
  371. };
  372. unsigned char code Palette_4[]  =
  373. {
  374.     51, N_INC,  OVL_PORT_6F,    0x00,0x00,0x00, 0x00,0x00,0xb8,     // 0000/0001
  375.                                 0x00,0xa8,0x00, 0x36,0x76,0x96,     // 0010/0011
  376.                                 0xa8,0x00,0x00, 0x74,0x14,0x14,     // 0100/0101
  377.                                 0xa8,0xa8,0x00, 0xb8,0xb8,0xb8,     // 0110/0111
  378.                                 0x00,0x00,0x00, 0x00,0x00,0xe8,     // 1000/1001
  379.                                 0x00,0xe8,0x00, 0x48,0xe8,0xe8,     // 1010/1011
  380.                                 0xe8,0x00,0x00, 0xe8,0x00,0xe8,     // 1100/1101
  381.                                 0xe8,0xe8,0x00, 0xe8,0xe8,0xe8,     // 1110/1111
  382.     0
  383. };
  384. unsigned char code Palette_5[]  =
  385. {
  386.     51, N_INC,  OVL_PORT_6F,    0x00,0x00,0x00, 0x00,0x00,0xc0,     // 0000/0001
  387.                                 0x00,0xb0,0x00, 0x3c,0x7c,0x9c,     // 0010/0011
  388.                                 0xb0,0x00,0x00, 0x78,0x18,0x18,     // 0100/0101
  389.                                 0xb0,0xb0,0x00, 0xc0,0xc0,0xc0,     // 0110/0111
  390.                                 0x00,0x00,0x00, 0x00,0x00,0xf0,     // 1000/1001
  391.                                 0x00,0xf0,0x00, 0x50,0xf0,0xf0,     // 1010/1011
  392.                                 0xf0,0x00,0x00, 0xf0,0x00,0xf0,     // 1100/1101
  393.                                 0xf0,0xf0,0x00, 0xf0,0xf0,0xf0,     // 1110/1111
  394.     0
  395. };
  396. unsigned char code Palette_6[]  =
  397. {
  398.     51, N_INC,  OVL_PORT_6F,    0x00,0x00,0x00, 0x00,0x00,0xc8,     // 0000/0001
  399.                                 0x00,0xb8,0x00, 0x42,0x82,0xa2,     // 0010/0011
  400.                                 0xb8,0x00,0x00, 0x7c,0x1c,0x1c,     // 0100/0101
  401.                                 0xb8,0xb8,0x00, 0xc8,0xc8,0xc8,     // 0110/0111
  402.                                 0x00,0x00,0x00, 0x00,0x00,0xf8,     // 1000/1001
  403.                                 0x00,0xf8,0x00, 0x58,0xf8,0xf8,     // 1010/1011
  404.                                 0xf8,0x00,0x00, 0xf8,0x00,0xf8,     // 1100/1101
  405.                                 0xf8,0xf8,0x00, 0xf8,0xf8,0xf8,     // 1110/1111
  406.     0
  407. };
  409. #endif
  411. unsigned char code Palette_7[]  =
  412. {
  413.     51, N_INC,  OVL_PORT_6F,    /*0x00,0x00,0x00, 0x00,0x00,0xd0,     // 0000/0001
  414.                                 0x00,0xc0,0x00, 0x48,0x88,0xa8,     // 0010/0011
  415.                                 0xc0,0x00,0x00, 0x80,0x20,0x20,     // 0100/0101
  416.                                 0xc0,0xc0,0x00, 0xd0,0xd0,0xd0,     // 0110/0111
  417.                                 0x00,0x00,0x00, 0x00,0x00,0xff,     // 1000/1001
  418.                                 0x00,0xff,0x00, 0x60,0xff,0xff,     // 1010/1011
  419.                                 0xff,0x00,0x00, 0xff,0x00,0xff,     // 1100/1101
  420.                                 0xff,0xff,0x00, 0xff,0xff,0xff,     // 1110/1111
  421. */
  422.     0x9F,0xED,0xAB,0xFF,0xFF,0xFF,
  423.     0xFF,0x00,0x00,0x00,0x00,0xFF,
  424.     0x00,0x00,0x00,0xFF,0xFF,0x00,
  425.     0x00,0xFF,0xFF,0xFF,0x00,0xFF,
  426.     0xFF,0x80,0x00,0xC0,0xC0,0xC0,
  427.     0x80,0x80,0x80,0x7A,0xB4,0x81,
  428.     0x56,0xF0,0x6D,0xCD,0xF8,0xD4,
  429.     0x9F,0xED,0xAB,0xB4,0xF1,0xBF,
  430.     0
  431. };
  434. #else   // #else of #ifdef __MAIN__
  436. extern unsigned int code CAP_WIN[][5];
  437. extern unsigned int code ADC_SD_SET[][3];
  439. extern unsigned char code VGA_INI_SS[];
  440. extern unsigned char code VGA_INI_CS[];
  441. extern unsigned char code VGA_INI_SOG[];
  442. extern unsigned char code VIDEO_INI[];
  443. extern unsigned char code DVI_INI[];
  444. extern unsigned char code VGA_SET_SS[];
  445. extern unsigned char code VGA_SET_CS[];
  446. extern unsigned char code VGA_SET_SOG[];
  447. extern unsigned char code LVDS_POWERUP[];
  448. extern unsigned char code LVDS_POWERDOWN[];
  449. extern unsigned char code Palette_Open[];
  450. extern unsigned char code Palette_Close[]; 
  451. extern unsigned char code Palette_1[];
  452. extern unsigned char code Palette_2[];
  453. extern unsigned char code Palette_3[];
  454. extern unsigned char code Palette_4[];
  455. extern unsigned char code Palette_5[];
  456. extern unsigned char code Palette_6[];
  457. extern unsigned char code Palette_7[];
  458. extern unsigned char code DCLK_OFFSET[16];
  460. #endif