开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 多媒体 > DVD > 查看源码
regdef.h
资源名称：8202s.rar　[点击查看]
上传用户：poi891205
上传日期：2013-07-15
资源大小：9745k
文件大小：5k
源码类别：

DVD

开发平台：

C/C++

regdef.h：源码内容
  1. /* %Q% %M% %I% */
  2. /*
  3.  * Author Mark I. Himelstein
  4.  * Date started Wed Jun 19 15:37:59 PDT 1985
  5.  * added fp reg's  8/15/86 kag
  6.  * Module regdef.h
  7.  * Purpose provide a set of reasonable names for assembler register
  8.  * variables.
  9.  *
  10.  * see botton for sony-specific changes
  11.  */
  14. #define zero $0 /* wired zero */
  15. #define AT $at /* assembler temp */
  16. #define v0 $2 /* return value */
  17. #define v1 $3
  18. #define a0 $4 /* argument registers */
  19. #define a1 $5
  20. #define a2 $6
  21. #define a3 $7
  22. #define t0 $8 /* caller saved */
  23. #define t1 $9
  24. #define t2 $10
  25. #define t3 $11
  26. #define t4 $12
  27. #define t5 $13
  28. #define t6 $14
  29. #define t7 $15
  30. #define s0 $16 /* callee saved */
  31. #define s1 $17
  32. #define s2 $18
  33. #define s3 $19
  34. #define s4 $20
  35. #define s5 $21
  36. #define s6 $22
  37. #define s7 $23
  38. #define t8 $24 /* code generator */
  39. #define t9 $25
  40. #define k0 $26 /* kernel temporary */
  41. #define k1 $27
  42. #define gp $28 /* global pointer */
  43. #define sp $29 /* stack pointer */
  44. #define fp $30 /* frame pointer */
  45. #define ra $31 /* return address */
  47. #define s8 fp /* fp is unused in MIPS */
  49. #define r0 $0
  50. #define r1 $1
  51. #define r2 $2
  52. #define r3 $3
  53. #define r4 $4
  54. #define r5 $5
  55. #define r6 $6
  56. #define r7 $7
  57. #define r8 $8
  58. #define r9 $9
  59. #define r10 $10
  60. #define r11 $11
  61. #define r12 $12
  62. #define r13 $13
  63. #define r14 $14
  64. #define r15 $15
  65. #define r16 $16
  66. #define r17 $17
  67. #define r18 $18
  68. #define r19 $19
  69. #define r20 $20
  70. #define r21 $21
  71. #define r22 $22
  72. #define r23 $23
  73. #define r24 $24
  74. #define r25 $25
  75. #define r26 $26
  76. #define r27 $27
  77. #define r28 $28
  78. #define r29 $29
  79. #define r30 $30
  80. #define r31 $31
  82. #define fp0 $f0
  83. #define fp1 $f1
  84. #define fp2 $f2
  85. #define fp3 $f3
  86. #define fp4 $f4
  87. #define fp5 $f5
  88. #define fp6 $f6
  89. #define fp7 $f7
  90. #define fp8 $f8
  91. #define fp9 $f9
  92. #define fp10 $f10
  93. #define fp11 $f11
  94. #define fp12 $f12
  95. #define fp13 $f13
  96. #define fp14 $f14
  97. #define fp15 $f15
  98. #define fp16 $f16
  99. #define fp17 $f17
  100. #define fp18 $f18
  101. #define fp19 $f19
  102. #define fp20 $f20
  103. #define fp21 $f21
  104. #define fp22 $f22
  105. #define fp23 $f23
  106. #define fp24 $f24
  107. #define fp25 $f25
  108. #define fp26 $f26
  109. #define fp27 $f27
  110. #define fp28 $f28
  111. #define fp29 $f29
  112. #define fp30 $f30
  113. #define fp31 $f31
  115. /*
  116. #----------------------------------------------------------------------------
  117. #
  118. # sony section 
  119. #
  120. # Revision History:       
  121. #       
  122. # Rev Date Engineer Comments
  123. #
  124. # 01 11/29/93 SR Cox defined  SUBREG as r19
  125. #----------------------------------------------------------------------------
  126. */
  127. /*
  128. #use r19 as the subtest register for reporting errors
  129. #may have to change this later
  130. */
  131. #define SUBREG r19
  134. /* System Control Coprocessor (CP0) registers */
  135. #define C0_SR           $12             /* Processor Status */
  136. #define C0_STATUS       $12             /* Processor Status */
  137. #define C0_CAUSE        $13             /* Exception Cause */
  138. #define C0_EPC          $14             /* Exception PC */
  139. #define C0_BADADDR      $8              /* Bad Address */
  140. #define C0_BADVADDR     $8              /* Bad Virtual Address */
  141. #define C0_BADVA $8              /* Bad Virtual Address */
  142. #define C0_PRID         $15             /* Processor Revision Indentifier */
  143. #define C0_CCTL $20 /* LEXRA cache control extension */
  145. #define EXCCODE_Int 0x00
  146. #define EXCCODE_AdEL 0x04
  147. #define EXCCODE_AdES 0x05
  148. #define EXCCODE_Ov 0x0c
  149. #define EXCCODE_Sys 0x08
  150. #define EXCCODE_Bp 0x09
  151. #define EXCCODE_RI 0x0a
  152. #define EXCCODE_CpU 0x0b
  154. #define         CAUSE_IP        0x0000ff00
  155. #define         CAUSE_IP7       0x00008000
  156. #define         CAUSE_IP6       0x00004000
  157. #define         CAUSE_IP5       0x00002000
  158. #define         CAUSE_IP4       0x00001000
  159. #define         CAUSE_IP3       0x00000800
  160. #define         CAUSE_IP2       0x00000400
  161. #define         CAUSE_IP1       0x00000200
  162. #define         CAUSE_IP0       0x00000100
  164. #define STATUS_COP3 0x80000000
  165. #define STATUS_COP2 0x40000000
  166. #define STATUS_COP1 0x20000000
  167. #define STATUS_COP0 0x10000000
  168. #define STATUS_ENDIAN_BIG 0x02000000
  169. #define STATUS_BEV 0x00400000
  170. #define STATUS_IEc 0x00000001
  171. #define STATUS_KUc 0x00000002
  172. #define STATUS_IM 0x0000ff00
  173. #define STATUS_IM7 0x00008000
  174. #define         STATUS_IM6 0x00004000
  175. #define         STATUS_IM5 0x00002000
  176. #define         STATUS_IM4 0x00001000
  177. #define         STATUS_IM3 0x00000800
  178. #define         STATUS_IM2 0x00000400
  179. #define         STATUS_IM1 0x00000200
  180. #define         STATUS_IM0 0x00000100
  182. #define CCTL_DIvl 0x01
  183. #define CCTL_IIvl 0x02
  185. #define C3_DW_BASE $0
  186. #define C3_DW_TOP $1
  187. #define C3_IW_BASE $2
  188. #define C3_IW_TOP $3