FADD.VHD
上传用户:dgjihui88
上传日期:2013-07-23
资源大小:43k
文件大小:0k
源码类别:

VHDL/FPGA/Verilog

开发平台:

MultiPlatform

  1. --fadd.vhd fadd.vhd one bit full adder
  2. library ieee ;
  3. use ieee.std_logic_1164.all;
  4. entity fadd is
  5. port(
  6.   a: in std_logic;--砆