BCD.VHD
上传用户:dgjihui88
上传日期:2013-07-23
资源大小:43k
文件大小:1k
源码类别:

VHDL/FPGA/Verilog

开发平台:

MultiPlatform

  1. --bcd.vhd 1 digits bcd adder/subtractor
  2. library ieee ;
  3. use ieee.std_logic_1164.all;
  4. use work.components.all;
  5. entity bcd is
  6. port(
  7.   a : in std_logic_vector(3 downto 0);--砆