开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
BCD_ADD_SUB.VHD
资源名称：codeofvhdl2006.rar　[点击查看]
上传用户：dgjihui88
上传日期：2013-07-23
资源大小：43k
文件大小：2k
源码类别：

VHDL/FPGA/Verilog

开发平台：

MultiPlatform

BCD_ADD_SUB.VHD：源码内容
  1. --bcd_add_sub.vhd 3 digits bcd adder/subtractor with start and done
  2. library ieee ;
  3. use ieee.std_logic_1164.all;
  4. use work.components.all;
  6. entity bcd_add_sub is
  7. port(
  8.   clock : in std_logic ;--