开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
BCD_7SEG.VHD
资源名称：codeofvhdl2006.rar　[点击查看]
上传用户：dgjihui88
上传日期：2013-07-23
资源大小：43k
文件大小：1k
源码类别：

VHDL/FPGA/Verilog

开发平台：

MultiPlatform

BCD_7SEG.VHD：源码内容
  3. --bcd_7seg.vhd bcd to 7 segment encoder
  4. library ieee ;
  5. use ieee.std_logic_1164.all;
  6. entity bcd_7seg is
  7. port(
  8.   bcd_led : in std_logic_vector(3 downto 0);--input bcd
  9.   ledseg : out std_logic_vector(6 downto 0));--output to 7 segment
  10. end bcd_7seg;
  11. architecture behavior of bcd_7seg is 
  12. begin 
  13.     with bcd_led select
  14.     ledseg<="0111111" when "0000",--0
  15.             "0000110" when "0001",--1
  16.             "1011011" when "0010",--2
  17.             "1001111" when "0011",--3
  18.             "1100110" when "0100",--4
  19.             "1101101" when "0101",--5
  20.             "1111101" when "0110",--6
  21.             "0100111" when "0111",--7
  22.             "1111111" when "1000",--8
  23.             "1101111" when "1001",--9
  24.             "1000000" when "1110",--minus
  25.             "0000000" when others;
  26. end behavior;