-
-
-
-
-
vhdl_clock.zip
VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。
以上实验的程序都在源代码中有详细的注释
-
vhdl_i2c.zip
7． IIC 接口EEPROM 存取实验
按动开发板键盘某个键CPLD 将拨码开关的数据写入EEPROM 的某个地址，按动另
外一个键，将刚写入的数据读回CPLD，并在数码管上显示。帮助读者掌握I2C 的总线协
议和EEPROM 的读写方法。
-
-
modianshiyan_1.rar
用原理图输入法设计门电路
一、 实验目的
◆通过一个简单的反向器的现实，初步了解CPLD开发的全过程。
◆学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析。
◆能够通过CPLD开发实现具有反向器功能的数字电路。
二、实验软件主要功能的介绍...........
-
-
taxi_counter.rar
用VHDL编写的一个出租车计费器，起步6元计2公里，此后每半公里计0.8元，停车等待每2.5分计0.8元。通过仿真，但未下载到CPLD测试
-
-
Go To English Version 超过100万源码资源，1000万源码文件免费下载
