-
-
rs232.rar
dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过.
-
-
CPLD_Design_50.rar
CPLD实用设计50例，非常经典的CPLD设计，包含50个实际的典型应用，涉及直流电机PWM驱动，编码等内容，有了这50例，举一反三，就会了很多应用
-
-
-
-
counter.rar
基于CPLD的计数器 实现光纤测距，包含与单片机的时序控制 Verilog 实现 通过仿真
-
ATmega128.rar
... 实验板
简要介绍：
主要芯片：
CPU:ATmega128L
SRAM:SR61L256BS-8
CPLD:XILINX XC95144XL
SFLASH:AT45DB081B
ETHERNET:CS8900A
USB:PDIUSBD12
LCD:122x32 LMC62_095_M
POWER:LM2596S-3.3
RS232:MAX3232
软件：RS232,SRAM,CPLD调试通过，uCosII可以运行，ethernet部分没有完成， ...
-
VHDL.rar
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设
计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数
（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可
通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使
用的电路，并在 ModelSim 上进行验证。
-
Des2Sim.rar
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段
时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的
大侠们指正，在此 ...
-
Go To English Version 超过100万源码资源，1000万源码文件免费下载
