-
-
-
-
-
deCPLDVHDLshijong.rar
基于CPLD的VHDL语言数字钟（含秒表）设计
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
-
PFGA.rar
PFGA与VHDL快速工程实践从入门到提高，是一本讲pfga cpld 的一本好书。
-
-
-
VGA.rar
基于CPLD的VGA控制器的实现，600*800 72Hz
-
i2c.rar
CIwei CPLD开发使用VHDL 编写的II2的应用实例
-
-
Go To English Version 超过100万源码资源，1000万源码文件免费下载
