资源说明:带SPI接口的外部CAN FD控制器
特性
通用
• 带SPI接口的外部CAN FD控制器
• 最高1 Mbps的仲裁比特率
• 最高8 Mbps的数据比特率
• CAN FD控制器模式
- CAN 2.0B和CAN FD混合模式
- CAN 2.0B模式
• 符合ISO 11898-1:2015
报文FIFO
• 31个FIFO,可配置为发送或接收FIFO
• 1个发送队列(Transmit Queue, TXQ)
• 带32位时间戳的发送事件FIFO(Transmit Event
FIFO, TEF)
报文发送
• 报文发送优先级:
- 基于优先级位域,和/或
- 使用发送队列(Transmit Queue, TXQ)先发
送ID最小的报文
• 可编程自动重发尝试:无限制、 3次尝试或禁止
报文接收
• 32个灵活的过滤器和屏蔽器对象
• 每个对象均可配置为过滤:
- 标准ID + 前18个数据位或
- 扩展ID
• 32位时间戳
特殊功能
• VDD: 2.7V至5.5V
• 工作电流:最大20 mA(5.5V, 40 MHz CAN时钟)
• 休眠电流: 10 µA(典型值)
• 报文对象位于RAM中: 2 KB
• 最多3个可配置中断引脚
• 总线健康状况诊断和错误计数器
• 收发器待机控制
• 帧起始引脚,用于指示总线上报文的开头
• 温度范围:
- 高温(H): –40°C至+150°C
振荡器选项
• 40、 20 或 4 MHz 晶振或陶瓷谐振器;或外部时钟
输入
• 带预分频器的时钟输出
SPI接口
• 最高20 MHz SPI时钟速度
• 支持SPI模式0,0和1,1
• 寄存器和位域的排列方式便于通过SPI高效访问
安全关键型系统
• 带CRC的SPI命令,用于检测SPI接口上的噪声
• 受纠错码(Error Correction Code, ECC)保护的
RAM
其他特性
• GPIO引脚: INT0和INT1可配置为通用I/O
• 漏极开路输出: TXCAN、 INT、 INT0 和 INT1 引脚
可配置为推/挽或漏极开路输出
本源码包内暂不包含可直接显示的源代码文件,请下载源码包。