English
资源说明：摘要：多片嵌入式SRAM的测试一般由存储器内建自测试MBIST设计来完成。为了迎接多片SRAM的测试给DFT设计带来的挑战。文中以一款基于SMIC O．13um工艺的OSD显示芯片为例，从覆盖率、面积、测试时间、功耗等方面分析了多片SRAM的MBIST设计，提出了一种可实现多片SRAM的快速高效可测试设计实现方法。
0 引言
随着集成电路的发展，越来越多的ASIC和SoC开始使用嵌入式SRAM来完成数据的片上存取功能。但嵌入式SRAM的高密集性物理结构使得它很容易在生产过程中产生物理故障而影响芯片的良率，所以，SRAM的测试设计显得尤为重要。对于单片或者数量很小的几片嵌入式SRAM
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
