English
资源说明：基于扫描的DFT对芯片测试的影响
http:www.guangdongdz.com 2006-05-06
引言随着ASIC电路结构和功能的日趋复杂，与其相关的测试问题也日益突出。在芯片测试方法和测试向量生成的研究过程中,如何降低芯片的测试成本已经成为非常重要的问题。DFT(可测性设计)通过在芯片原始设计中插入各种用于提高芯片可测性的逻辑，从而使芯片变得容易测试，大大降低了芯片的测试成本。目前比较成熟的可测性设计主要有扫描设计、边界扫描设计、BIST（Built In Self Test，内建自测试）等。本文通过对一种控制芯片的测试，证明通过采用插入扫描链和自动测试向量生成
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
