English
资源说明：可测试性设计 （DFT） 在市场上所有的电子设计自动化（EDA） 工具中是不被重视的，纵然在设计阶段提高芯片的可测试性将会大幅缩减高昂的测试成本，也是如此。近的分析数据表明，在制造完成后测试芯片是否存在制造缺陷的成本已增至占制造成本的 40%，这已达到警戒水平。
DFT 可以降低通过问题器件的风险，如果终在实际应用中才发现器件有缺陷，所产生的成本将远远高于在制造阶段发现的成本。它还能避免剔除无缺陷器件，从而提高良率。插入 DFT 亦能缩短与测试开发相关的时间，并减少测试装配好的芯片所需的时间。
DFT 是电子行业的警钟，它采用自动测试模式生成器 （ATPG） 和存储内置自测试 （M
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
