English
Logic operation-based DFT method and 1R memristive crossbar march-like test algorithm
文件大小：
1138k
资源说明：这篇文章所描述的是基于逻辑操作的设计可测试性(DFT)架构以及1R交叉阵列March类测试算法，这二者被用来测试1R交叉阵列。在这里，1R交叉阵列指的是由单个忆阻器组成的交叉阵列。这项研究针对的是电阻随机存取存储器（RRAM），这是一种有潜力的新型非易失性存储器(NVM)。RRAM以其高密度和低功耗特点成为未来存储器领域的重要研究方向。研究中提到的1R结构是指由单一忆阻器组成的交叉阵列结构，它在RRAM中占有主要地位。为了提高测试效率，减少测试时间，并且在尽可能小的面积开销下覆盖所有可能的故障模型，本文提出了一种基于逻辑操作的设计可测试性架构和一种March类测试算法。
对于提出的架构，作者利用了忆阻器辅助逻辑（MAGIC）NOR门来检查交叉阵列中的所有存储单元是否全部为0或者非0。在忆阻器交叉阵列中，通过这种NOR逻辑门的集成，可以有效地在单一操作中检测出大量存储单元的状态。这不仅提高了测试效率，也简化了测试过程。
March算法是一种著名的测试算法，它通过一系列预先定义好的读写操作顺序来检测存储器中的故障，例如对存储器单元执行一系列的读写循环。March算法因其测试效率高和故障覆盖率大而广泛应用于存储器的测试中。对于本研究提出的1R交叉阵列测试架构，作者不仅提出了一个基于March算法的测试策略，而且还保证了这种策略可以覆盖所有模拟的故障。这个测试策略显著减少了测试时间，同时保持了低的面积开销。
从这篇文章的内容可以得知，本文所研究的是一种新型的、以忆阻器为基础的存储器测试技术，它结合了忆阻器的物理特性与传统测试算法的优势。忆阻器作为一种新型的存储元件，其工作原理不同于传统的CMOS晶体管。忆阻器的工作原理基于一种特殊的电阻，这种电阻能够在不同的电压下改变其阻值，并在断电后保持这一状态，从而使信息得以在无电状态下保存。这种特性使得忆阻器成为实现新型高密度存储器的理想元件。
本论文提出的基于逻辑操作的DFT架构和March类测试算法，很可能是针对忆阻器交叉阵列存储器的特殊结构和工作原理而设计的。这种新型测试技术有助于提升忆阻器交叉阵列存储器的可靠性、稳定性和良品率。在忆阻器存储器设计和制造领域，可测试性的设计与测试算法的研究与开发将直接影响到整个存储器系统的设计和性能，因此，这项研究具有重要的理论和实践意义。
总结来说，这项研究结合了最新的半导体技术和经典的测试算法，开发了一种适应于忆阻器交叉阵列存储器的测试架构和策略，能够有效提高测试效率，减少测试时间，并且在面积开销方面表现优异。这对于推动RRAM技术的商业化以及提高其在市场上的竞争力具有显著的推动作用。同时，这项研究也可能对未来的存储器技术，例如新型内存架构的发展和优化，产生深远的影响。
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
