English
资源说明：随着嵌入式处理需求的快速增长，系统架构正朝着多处理器设计的方向发展，以解决单处理器系统复杂度太高和计算能力不足的问题。凭借其高逻辑密度及高性能硬模块，新一代FPGA已经使功能强大的芯片多处理(CMP)解决方案成为现实。目前的挑战在于如何在该解决方案的范畴内快速完成设计的开发与创建。
赛灵思嵌入式开发套件(EDK)工具和IP具有很大的灵活性，用户可以利用它们以FPGA逻辑为基础设计出独具特色的定制多处理解决方案，从而同时满足价格和性能目标要求。本文将主要介绍以PowerPC和MicroBlaze嵌入式处理器为基础的赛灵思解决方案中的多处理概念。
应用领域
性能和功能划分是设计多
嵌入式系统正在经历一场深刻的变革，随着处理需求的爆炸性增长，系统设计正逐步转向多核处理器架构，以应对单核系统所面临的复杂度挑战和计算能力限制。这一趋势得到了现场可编程门阵列（FPGA）技术的大力支持，新一代FPGA凭借其高逻辑密度和高性能硬模块，为实现强大的芯片多处理（CMP）解决方案奠定了基础。
赛灵思嵌入式开发套件（EDK）提供了一个理想的平台，允许设计者基于FPGA逻辑构建定制化的多核处理器解决方案，兼顾成本与性能需求。其中，PowerPC和MicroBlaze嵌入式处理器是赛灵思解决方案的关键组件，它们支持多种多处理概念，以适应各种应用场景。
1. **功能和性能划分**：设计多核处理器系统的一个核心原则是根据功能需求进行划分。每个处理单元专注执行特定的任务，例如，独立的处理器可以处理各自的数据流，或者一个主处理器负责控制任务，而从处理器专注于实时计算或数据密集型任务。
2. **控制与数据层面的卸载**：在实时和非实时任务并存的场景中，多核处理器可以有效地分担工作负载。主处理器执行常规任务，从处理器则确保实时任务的快速响应，例如在网络负载均衡、媒体处理和安全算法中。
3. **接口处理**：在处理多个接口间数据交换的系统中，多核架构可以使每个处理器专门处理特定接口，而主处理器协调高级别任务，确保系统流畅运行。
4. **数据流处理**：通过流水线式的多处理器设计，可以高效处理连续的数据流。每个处理器执行部分计算任务，提高整体系统的吞吐量。
5. **可靠性和冗余**：多处理器复制可以增强系统的稳定性和容错能力，确保关键任务的连续运行。
6. **不对称多处理（AMP）**：赛灵思的处理器解决方案倾向于AMP模式，而不是传统的对称多处理（SMP）。AMP允许根据具体应用需求定制处理器功能，如选择是否配备高速缓存或浮点单元，从而构建更针对性的解决方案。
一个简单且可扩展的多处理器系统架构至关重要。图1所示的双处理器架构是一个起点，其中每个处理器系统独立，共享资源如多端口存储器控制器（MPMC）提供独立的系统总线，避免了处理器间的资源冲突，保证了高效的数据访问。MPMC允许多个处理器同时以高带宽访问外部存储，确保系统性能不受单个处理器活动的影响。
嵌入式系统和ARM技术中的多核处理器SoC设计是应对日益复杂的处理需求的有效途径。通过赛灵思EDK工具和IP，设计者可以构建高度定制化且性能卓越的多核解决方案，满足各种嵌入式应用的需求。这种方法不仅提高了系统性能，还降低了开发时间和成本，是未来嵌入式系统设计的重要趋势。
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
