Example-4-8.rar
文件大小: 41k
下载次数:2
源码类别:

VHDL/FPGA/Verilog

开发平台:

VHDL

源码售价: 5 个金币 积分规则     积分充值
资源说明:always模块的敏感表为电平敏感信号的组合逻辑电路 这种形式的组合逻辑电路应用非常广泛,如果不考虑代码的复杂性,几乎任何组合逻辑电路都可以用这种方式建模。always模块的敏感表为所有判定条件和输入信号,请读者在使用这种结构描述组合逻辑时,一定要将敏感表写完整。在always模块中可以使用if…else…、case、 for循环等各种RTL关键字结构 assign等语句描述的组合逻辑电路 这种形式的组合逻辑电路适用于描述那些相对简单的组合逻辑,信号一般被定义为wire型,常用的assign结构除了直接赋值逻辑表达式外,还可以使用?语句
本源码包内暂不包含可直接显示的源代码文件,请下载源码包。
    
  • _8259A.zip  8259A是专门为了对8085A和8086/8088进行中断控制而设计的芯片,它是可以用程序控制 ...
  • 8253.rar8253计数器接口电路 intel8253是NMOS工艺制成的可编程计数器/定时器,有几种芯片型号 ...
  • fj.rar从视频信号中分离出场同步、行同步、场消隐、行消隐等同步信号,用VHDL实现。 ...
  • count23.rar一个简单的23计数器,用VHDL实现,可供初学者学习。
  • mips.rar在maxplus上实现了一个5级流水线的mips cpu,含cache
  • Music.rar应用VHDL编写的基于FPGA的音乐播放程序
  • PS2.rar应用VHDL编写的基于FPGA的PS2键盘程序
  • KeyBoard.rar应用VHDL编写的基于FPGA的矩阵键盘程序
  • LED8.rar应用VHDL编写的基于FPGA的LED数码管操作程序
  • DS18B20.rar基于FPGA的应用VHDL编写18b20的程序