English
资源说明：一 简答题(32分,每题8分)
101.什么是FPGA？它有哪些优点？
102.什么是MAX+plus2？它的设计流程是怎样的？
103.Quartus 2有什么特点？
104.ISE5.2的IP核复用输入方法的操作过程是什么？
二 说明题(32分,每题16分)
201.以一个JK触发器为例，说明Modelsim的仿真步骤与方法。
202.说明 ISE5.2的配置步骤。
三 综合题(36分,每题18分)
301登录www.xilin.com网站，查找全局时钟网络VHDL和Verilog编程模板，编写全局时钟网络应用程序。
302采用测频法，设计一个4位十进制数字频率计，测频范围是1~9999Hz。
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
