卷积码发生器的设计【维特比(Viterbi)译码】
文件大小: 274k
源码售价: 10 个金币 积分规则     积分充值
资源说明:本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真,并进行误码率分析。根据线性幅度调制原理,设计一个AM调制系统,实现模拟混合加性噪声的情况下对模拟语音信号的调制、传输和解调的全过程。
本源码包内暂不包含可直接显示的源代码文件,请下载源码包。