English
资源说明：硕士论文
JPEG2000 是由ISO/ITU-T 制定的新一代的静止图像压缩标准。与JPEG 不同，JPEG2000 基于离
散小波变换，采用嵌入式编码技术(EBCOT)，生成的码流有较强的截断和优化功能，压缩效果优于
JPEG，因而成为当前静止图像编码领域研究的热点。
本文首先介绍了JPEG2000图像编码标准，阐述了JPEG2000标准的优越性，对JPEG2000标准中
第一部分的核心编码系统进行了分析，并完成了核心编码系统中小波变换、位平面编码及算术编码
的C语言程序。
为了对JPEG2000 的核心编码进行FPGA 验证，本文详细设计了JPEG2000 图像验证系统的硬件
结构，搭建了适用于JPEG2000 FPGA 实现的硬件验证平台，绘制了硬件验证平台的电路原理图和PCB，
并完成了单板的焊接和调试。
最后，本文对搭建的JPEG2000 FPGA 硬件验证平台进行了测试。利用FPGA 采集并口电脑眼的图像
并存储到SRAM 中，然后通过UART 接口将图像传送到PC 机，PC 机中的串口接收程序把采集的图
像显示出来。编写了图像采集模块和UART 接口模块的Verilog HDL 代码，通过了仿真和逻辑综合，
并下载到FPGA 芯片中，成功地实现了系统的联机调试。
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
