资源说明:1.用与非门74LS00和异或门74LS86设计一个1位二进制全加器
2.用或非门74LS02构成一个基本SR锁存器
3.用集成D触发器74LS74和异或门74LS86构成一个T触发器
4.用集成JK触发器74LS112设计一个同步的3进制计数器,要求写出详细的设计过程
5.用集成计数器74LS161和与非门电路74LS20采用反馈清零法设计一个模7的计数器
6.用集成计数器74LS161和与非门电路74LS20采用反馈置数法设计一个模8的计数器(要求显示后8种状态10001001…1010 1011 1100 1101 …11101111),要求画出状态图和逻辑电路图
7.用集成移位寄存器74LS194设计一个四进制计数器,四种状态显示为Q3Q2Q1Q0:00010010010010000001,
8.用集成3-8译码器74LS138和与非门电路74LS20实现逻辑函数Y = AB + AC + BC
9.用2个2-4译码器(1片集成芯片74LS139)和非门74LS04构成1个3-8译码器
10.用集成8选1数据选择器74LS151实现逻辑函数Y = AB + AC + BC,要求写出详细过程
本源码包内暂不包含可直接显示的源代码文件,请下载源码包。