English
资源说明：MPC860是基于PowerPC结构的通信控制器。它不仅是集成的微处理器，而且将很多外设的功能也集成在一起。
使用MPC860可以对FPGA十分方便地进行配置，甚至可以通过MPC860的网络功能对FPGA进行远程配置，节省了因采用专用配置芯片所耗费的电路板及其成本。
【PowerPC860与FPGA配置】
PowerPC860是一种基于PowerPC架构的通信控制器，集成了微处理器及多种外设功能。这款芯片在FPGA配置中扮演着重要角色，尤其对于节省硬件资源和降低成本有着显著优势。通过利用MPC860的网络功能，FPGA甚至能实现远程配置，避免了使用专用配置芯片的需求。
【FPGA配置方式】
Xilinx公司的Virtex II系列FPGA，如XC2V4000，提供了多种配置方式，包括主串模式、从串模式、主并模式、从并模式和JTAG模式。在开发阶段，JTAG模式通常用于调试。在实际设计中，由于主模式对时序要求较高，故选择从串模式或从并模式更为合适。本设计选择了从串模式，因为它可以更有效地控制由MPC860和外部可编程逻辑设备（EPLD）模拟的JTAG接口下载时序，从而实现FPGA的配置。
【从串模式的配置过程】
1. **启动下载**：通过在nConfig引脚上施加一个超过2μs的低电平脉冲，然后等待nStatus的低电平响应和Conf_Done变低，表示FPGA已进入下载准备状态。
2. **下载时序**：遵循图1所示的时序，Data0引脚逐位输出配置数据，同时DClk提供同步时钟。数据需在时钟上升沿的50ns内有效，时钟的高电平和低电平不能低于80ns。在错误发生时，nStatus会被拉低，需要重新开始下载流程。
3. **结束下载**：下载完成后，继续提供时钟至Conf_Done变为高电平，确保配置完成。
4. **启动器件**：Conf_Done引脚被释放，外部将其拉高，标志着配置过程结束。
【MPC860的下载模式实现】
在MPC860处理机中，控制从串下载模式的信号连接如图2所示。MPC860的存储控制器能够支持多种存储器，包括用于存储FPGA配置文件的Flash（如Intel W28F1283A150）。在系统加电复位后，MPC860与EPLD协同工作，控制FPGA配置文件的下载流程，完成配置。
通过这种方式，MPC860不仅简化了FPGA的配置过程，还降低了系统复杂性和成本。对于其他类型的FPGA（例如Altera的产品），这种配置方法也具有一定的通用性。使用PowerPC860进行FPGA配置是一种高效且灵活的解决方案，特别适合于需要远程管理和更新的系统设计。
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
