English
资源说明：在Vitebi译码器的实现中，由于路径存储方式的不同分为回溯和寄存器交换模式，效果是延时与资源消耗一般只能二取其一，互为矛盾。采取3～6长度的RE-寄存器交换，混合回溯模式，极大地减少了回溯时间，并减少了路径存储空间需求，付出的代价是每ACS增加2～5 LUT；再结合其他Viterbi译码器优化算法，如分支度量一次计算，每ACS查找——即4选1等措施，实现了高吞吐量(340 Mb/s)、低延时、低资源消耗的全并行Viterbi译码器。
Viterbi译码器是一种广泛应用于通信系统的概率解码算法，由VITERBI A J在1967年提出，主要用于解决最大似然序列估计问题。这种算法在卷积码的解码中扮演着核心角色，卷积码因其优秀的纠错性能而被广泛应用于深空通信、卫星通信、无线标准（如IEEE802.11、3G、4G、5G）、超宽带系统、数字音频广播（DAB）、数字视频广播（DVB）以及其他各种通信系统。
传统的Viterbi译码器通常有两种路径存储方法：回溯（TB）和寄存器交换（RE）模式。回溯法利用存储器记录幸存路径的连接关系，而寄存器交换法则依赖专用寄存器存储输入信号信息。回溯法的优点在于内连关系简单，但延时较长，需要更多的存储单元。相反，寄存器交换法虽有较小的延时和较少的存储单元，但由于复杂的内连关系，功耗较高，不适合大规模的FPGA实现。
为了在高速率通信系统中同时满足低延时和低资源消耗的要求，本设计提出了一种混合方法，结合了3～6长度的RE-寄存器交换和回溯模式。这种方法显著减少了回溯时间，降低了路径存储空间需求，代价是每个加速计数器状态（ACS）增加了2～5个逻辑查找表（LUT）。此外，通过采用分支度量的一次计算和每ACS查找的4选1策略，进一步优化了Viterbi译码器的性能。
在全并行结构中，对于码率为1/2的卷积码，传统的回溯法需要在每次译码输出后回溯V位，而寄存器交换法则只需V个系统时钟的延时。通过调整回溯与寄存器交换的平衡，可以实现更高的吞吐量（例如340 Mb/s）和更低的延迟，同时降低资源消耗。
在实际应用中，Viterbi译码器的性能评价指标包括译码速度、处理延迟和资源占用。对于高速通信系统，低延迟尤为关键。通过部分寄存器交换的回溯方式，既保留了寄存器交换的低延迟特性，又减少了存储资源的需求，这在FPGA实现中是一个重要的改进。测试结果显示，该方案在保持与普通回溯法相当的逻辑资源的同时，显著降低了延时，并减少了存储单元的数量。
高速率低延时的Viterbi译码器设计与实现通过创新性的路径存储方式和优化算法，成功地解决了传统方法中延时与资源消耗之间的矛盾，为高速通信系统提供了更高效、更节省资源的解码解决方案。这种设计方法对于未来通信技术的发展，特别是对于需要高数据速率和低延迟的应用，具有重要的理论和实践意义。
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
