English
资源说明：3 FPGA结构中基本单元漏电流分析
3.1 晶体管的漏电流原理
晶体管的漏电流主要包括源漏之间的亚阈值漏电流（Isub）和栅漏电流（Igate），但随着导电沟道的缩短，也带来了其他的漏电流。图5所示为在短沟道下所有的漏电流。
I1为pn结的反偏漏电流。
I2为源漏之间的亚阈值漏电流。它是在栅压低于阈值电压Vth时，在亚阈值区域有弱的反型而形成的电流。
I3为穿过栅氧化层形成的栅电流。它是由于栅氧化层厚度越来越薄，电子穿过栅氧化层产生的电流。
I4、I5分别为由于热载流子效应形成的从漏端到栅的电流和从漏端到衬底的电流。
I6为源漏之间的穿通电流
本源码包内暂不包含可直接显示的源代码文件，请下载源码包。
