verilog 源码搜索结果, 第100页, Verysource

ccpu.rar 这个是用VERILOG做的一个8位功能很弱的CPU
verilog_UART.rar UART verilog hdl 实现
FIR_1.rar FIR滤波器的verilog实现，实现6级流水线的程序设计。
source_verilog.rar verilog shi 实现的加法器（8位）适用于初学asic
E040_VLSI.rar verilog初学者必看，不可多得的好书啊
VerilogHDL_forBegineer.rar Verilog 语言综合实践入门, 适合初学者很好的
sram_verilog.rar 告诉图形采集 verilog代码很简单的第一次发
ad_DCT.rar verilog 编程有测试文档基于查表结构实现离散余弦变换dct 来源：opencores
entropy_coding.rar 用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码有测试文档
run_length_coding.rar 用verilog 编写应用于图像压缩编码中使用行程长度编码(run lengthencoding,RLE)对交流系数(Aa)进行编码。