汇编语言

开发平台：

Windows_Unix

LED_7scan.vhi：源码内容

							
-- VHDL Instantiation Created from source file LED_7scan.vhd -- 20:29:42 05/05/2010
--
-- Notes: 
-- 1) This instantiation template has been automatically generated using types
-- std_logic and std_logic_vector for the ports of the instantiated module
-- 2) To use this template to instantiate this entity, cut-and-paste and then edit
	COMPONENT LED_7scan
	PORT(
		i_led0 : IN std_logic_vector(7 downto 0);
		i_led1 : IN std_logic_vector(7 downto 0);
		i_led2 : IN std_logic_vector(7 downto 0);
		i_led3 : IN std_logic_vector(7 downto 0);
		clk : IN std_logic;          
		ledout : OUT std_logic_vector(7 downto 0);
		sel : OUT std_logic_vector(3 downto 0)
		);
	END COMPONENT;
	Inst_LED_7scan: LED_7scan PORT MAP(
		i_led0 => ,
		i_led1 => ,
		i_led2 => ,
		i_led3 => ,
		clk => ,
		ledout => ,
		sel => 
	);

						