开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
pci_auto.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：12k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

pci_auto.c：源码内容
  1. /*
  2.  * arch/ppc/kernel/pci_auto.c
  3.  * 
  4.  * PCI autoconfiguration library
  5.  *
  6.  * Author: Matt Porter <mporter@mvista.com>
  7.  *
  8.  * Copyright 2001 MontaVista Software Inc.
  9.  *
  10.  * This program is free software; you can redistribute  it and/or modify it
  11.  * under  the terms of  the GNU General Public License as published by the
  12.  * Free Software Foundation;  either version 2 of the  License, or (at your
  13.  * option) any later version.
  14.  */
  16. /*
  17.  * The CardBus support is very preliminary.  Preallocating space is
  18.  * the way to go but will require some change in card services to
  19.  * make it useful.  Eventually this will ensure that we can put
  20.  * multiple CB bridges behind multiple P2P bridges.  For now, at
  21.  * least it ensures that we place the CB bridge BAR and assigned
  22.  * initial bus numbers.  I definitely need to do something about
  23.  * the lack of 16-bit I/O support. -MDP
  24.  */
  26. #include <linux/kernel.h>
  27. #include <linux/init.h>
  28. #include <linux/pci.h>
  30. #include <asm/pci-bridge.h>
  32. #define PCIAUTO_IDE_MODE_MASK 0x05
  34. #undef DEBUG
  36. #ifdef DEBUG
  37. #define DBG(x...) printk(x)
  38. #else
  39. #define DBG(x...)
  40. #endif /* DEBUG */
  42. static int pciauto_upper_iospc;
  43. static int pciauto_upper_memspc;
  45. void __init pciauto_setup_bars(struct pci_controller *hose,
  46. int current_bus,
  47. int pci_devfn,
  48. int bar_limit)
  49. {
  50. int bar_response, bar_size, bar_value;
  51. int bar, addr_mask;
  52. int * upper_limit;
  53. int found_mem64 = 0;
  55. DBG("PCI Autoconfig: Found Bus %d, Device %d, Function %dn",
  56. current_bus, PCI_SLOT(pci_devfn), PCI_FUNC(pci_devfn) );
  58. for (bar = PCI_BASE_ADDRESS_0; bar <= bar_limit; bar+=4) {
  59. /* Tickle the BAR and get the response */
  60. early_write_config_dword(hose,
  61. current_bus,
  62. pci_devfn,
  63. bar,
  64. 0xffffffff);
  65. early_read_config_dword(hose,
  66. current_bus,
  67. pci_devfn,
  68. bar,
  69. &bar_response);
  71. /* If BAR is not implemented go to the next BAR */
  72. if (!bar_response)
  73. continue;
  75. /* Check the BAR type and set our address mask */
  76. if (bar_response & PCI_BASE_ADDRESS_SPACE) {
  77. addr_mask = PCI_BASE_ADDRESS_IO_MASK;
  78. upper_limit = &pciauto_upper_iospc;
  79. DBG("PCI Autoconfig: BAR 0x%x, I/O, ", bar);
  80. } else {
  81. if ( (bar_response & PCI_BASE_ADDRESS_MEM_TYPE_MASK) ==
  82. PCI_BASE_ADDRESS_MEM_TYPE_64)
  83. found_mem64 = 1;
  85. addr_mask = PCI_BASE_ADDRESS_MEM_MASK;
  86. upper_limit = &pciauto_upper_memspc;
  87. DBG("PCI Autoconfig: BAR 0x%x, Mem ", bar);
  88. }
  90. /* Calculate requested size */
  91. bar_size = ~(bar_response & addr_mask) + 1;
  93. /* Allocate a base address */
  94. bar_value = (*upper_limit - bar_size) & ~(bar_size - 1);
  96. /* Write it out and update our limit */
  97. early_write_config_dword(hose,
  98. current_bus,
  99. pci_devfn,
  100. bar,
  101. bar_value);
  103. *upper_limit = bar_value;
  105. /*
  106.  * If we are a 64-bit decoder then increment to the
  107.  * upper 32 bits of the bar and force it to locate
  108.  * in the lower 4GB of memory.
  109.  */ 
  110. if (found_mem64) {
  111. bar += 4;
  112. early_write_config_dword(hose,
  113. current_bus,
  114. pci_devfn,
  115. bar,
  116. 0x00000000);
  117. found_mem64 = 0;
  118. }
  120. DBG("size=0x%x, address=0x%xn",
  121. bar_size, bar_value);
  122. }
  124. }
  126. void __init pciauto_prescan_setup_bridge(struct pci_controller *hose,
  127. int current_bus,
  128. int pci_devfn,
  129. int sub_bus,
  130. int *iosave,
  131. int *memsave)
  132. {
  133. /* Configure bus number registers */
  134. early_write_config_byte(hose,
  135. current_bus,
  136. pci_devfn,
  137. PCI_PRIMARY_BUS,
  138. current_bus);
  139. early_write_config_byte(hose,
  140. current_bus,
  141. pci_devfn,
  142. PCI_SECONDARY_BUS,
  143. sub_bus + 1);
  144. early_write_config_byte(hose,
  145. current_bus,
  146. pci_devfn,
  147. PCI_SUBORDINATE_BUS,
  148. 0xff);
  150. /* Round memory allocator to 1MB boundary */
  151. pciauto_upper_memspc &= ~(0x100000 - 1);
  152. *memsave = pciauto_upper_memspc;
  154. /* Round I/O allocator to 4KB boundary */
  155. pciauto_upper_iospc &= ~(0x1000 - 1);
  156. *iosave = pciauto_upper_iospc;
  158. /* Set up memory and I/O filter limits, assume 32-bit I/O space */
  159. early_write_config_word(hose,
  160. current_bus,
  161. pci_devfn,
  162. PCI_MEMORY_LIMIT,
  163. ((pciauto_upper_memspc - 1) & 0xfff00000) >> 16);
  164. early_write_config_byte(hose,
  165. current_bus,
  166. pci_devfn,
  167. PCI_IO_LIMIT,
  168. ((pciauto_upper_iospc - 1) & 0x0000f000) >> 8);
  169. early_write_config_word(hose,
  170. current_bus,
  171. pci_devfn,
  172. PCI_IO_LIMIT_UPPER16,
  173. ((pciauto_upper_iospc - 1) & 0xffff0000) >> 16);
  175. /* Zero upper 32 bits of prefetchable base/limit */
  176. early_write_config_dword(hose,
  177. current_bus,
  178. pci_devfn,
  179. PCI_PREF_BASE_UPPER32,
  180. 0);
  181. early_write_config_dword(hose,
  182. current_bus,
  183. pci_devfn,
  184. PCI_PREF_LIMIT_UPPER32,
  185. 0);
  186. }
  188. void __init pciauto_postscan_setup_bridge(struct pci_controller *hose,
  189. int current_bus,
  190. int pci_devfn,
  191. int sub_bus,
  192. int *iosave,
  193. int *memsave)
  194. {
  195. int cmdstat;
  197. /* Configure bus number registers */
  198. early_write_config_byte(hose,
  199. current_bus,
  200. pci_devfn,
  201. PCI_SUBORDINATE_BUS,
  202. sub_bus);
  204. /*
  205.  * Round memory allocator to 1MB boundary.
  206.  * If no space used, allocate minimum.
  207.  */
  208. pciauto_upper_memspc &= ~(0x100000 - 1);
  209. if (*memsave == pciauto_upper_memspc)
  210. pciauto_upper_memspc -= 0x00100000;
  212. early_write_config_word(hose,
  213. current_bus,
  214. pci_devfn,
  215. PCI_MEMORY_BASE,
  216. pciauto_upper_memspc >> 16);
  218. /* Allocate 1MB for pre-fretch */
  219. early_write_config_word(hose,
  220. current_bus,
  221. pci_devfn,
  222. PCI_PREF_MEMORY_LIMIT,
  223. ((pciauto_upper_memspc - 1) & 0xfff00000) >> 16);
  225. pciauto_upper_memspc -= 0x100000;
  227. early_write_config_word(hose,
  228. current_bus,
  229. pci_devfn,
  230. PCI_PREF_MEMORY_BASE,
  231. pciauto_upper_memspc >> 16);
  233. /* Round I/O allocator to 4KB boundary */
  234. pciauto_upper_iospc &= ~(0x1000 - 1);
  235. if (*iosave == pciauto_upper_iospc)
  236. pciauto_upper_iospc -= 0x1000;
  238. early_write_config_byte(hose,
  239. current_bus,
  240. pci_devfn,
  241. PCI_IO_BASE,
  242. (pciauto_upper_iospc & 0x0000f000) >> 8);
  243. early_write_config_word(hose,
  244. current_bus,
  245. pci_devfn,
  246. PCI_IO_BASE_UPPER16,
  247. pciauto_upper_iospc >> 16);
  249. /* Enable memory and I/O accesses, enable bus master */
  250. early_read_config_dword(hose,
  251. current_bus,
  252. pci_devfn,
  253. PCI_COMMAND,
  254. &cmdstat);
  255. early_write_config_dword(hose,
  256. current_bus,
  257. pci_devfn,
  258. PCI_COMMAND,
  259. cmdstat |
  260. PCI_COMMAND_IO |
  261. PCI_COMMAND_MEMORY |
  262. PCI_COMMAND_MASTER);
  263. }
  265. void __init pciauto_prescan_setup_cardbus_bridge(struct pci_controller *hose,
  266. int current_bus,
  267. int pci_devfn,
  268. int sub_bus,
  269. int *iosave,
  270. int *memsave)
  271. {
  272. /* Configure bus number registers */
  273. early_write_config_byte(hose,
  274. current_bus,
  275. pci_devfn,
  276. PCI_PRIMARY_BUS,
  277. current_bus);
  278. early_write_config_byte(hose,
  279. current_bus,
  280. pci_devfn,
  281. PCI_SECONDARY_BUS,
  282. sub_bus + 1);
  283. early_write_config_byte(hose,
  284. current_bus,
  285. pci_devfn,
  286. PCI_SUBORDINATE_BUS,
  287. 0xff);
  289. /* Round memory allocator to 4KB boundary */
  290. pciauto_upper_memspc &= ~(0x1000 - 1);
  291. *memsave = pciauto_upper_memspc;
  293. /* Round I/O allocator to 4 byte boundary */
  294. pciauto_upper_iospc &= ~(0x4 - 1);
  295. *iosave = pciauto_upper_iospc;
  297. /* Set up memory and I/O filter limits, assume 32-bit I/O space */
  298. early_write_config_dword(hose,
  299. current_bus,
  300. pci_devfn,
  301. 0x20,
  302. pciauto_upper_memspc - 1);
  303. early_write_config_dword(hose,
  304. current_bus,
  305. pci_devfn,
  306. 0x30,
  307. pciauto_upper_iospc - 1);
  308. }
  310. void __init pciauto_postscan_setup_cardbus_bridge(struct pci_controller *hose,
  311. int current_bus,
  312. int pci_devfn,
  313. int sub_bus,
  314. int *iosave,
  315. int *memsave)
  316. {
  317. int cmdstat;
  319. /*
  320.  * Configure subordinate bus number.  The PCI subsystem
  321.  * bus scan will renumber buses (reserving three additional
  322.  * for this PCI<->CardBus bridge for the case where a CardBus
  323.  * adapter contains a P2P or CB2CB bridge.
  324.  */
  325. early_write_config_byte(hose,
  326. current_bus,
  327. pci_devfn,
  328. PCI_SUBORDINATE_BUS,
  329. sub_bus);
  331. /*
  332.  * Reserve an additional 4MB for mem space and 16KB for
  333.  * I/O space.  This should cover any additional space
  334.  * requirement of unusual CardBus devices with 
  335.  * additional bridges that can consume more address space.
  336.  * 
  337.  * Although pcmcia-cs currently will reprogram bridge
  338.  * windows, the goal is to add an option to leave them
  339.  * alone and use the bridge window ranges as the regions
  340.  * that are searched for free resources upon hot-insertion
  341.  * of a device.  This will allow a PCI<->CardBus bridge
  342.  * configured by this routine to happily live behind a
  343.  * P2P bridge in a system.
  344.  */
  345. pciauto_upper_memspc -= 0x00400000;
  346. pciauto_upper_iospc -= 0x00004000;
  348. /* Round memory allocator to 4KB boundary */
  349. pciauto_upper_memspc &= ~(0x1000 - 1);
  351. early_write_config_dword(hose,
  352. current_bus,
  353. pci_devfn,
  354. 0x1c,
  355. pciauto_upper_memspc);
  357. /* Round I/O allocator to 4 byte boundary */
  358. pciauto_upper_iospc &= ~(0x4 - 1);
  359. early_write_config_dword(hose,
  360. current_bus,
  361. pci_devfn,
  362. 0x2c,
  363. pciauto_upper_iospc);
  365. /* Enable memory and I/O accesses, enable bus master */
  366. early_read_config_dword(hose,
  367. current_bus,
  368. pci_devfn,
  369. PCI_COMMAND,
  370. &cmdstat);
  371. early_write_config_dword(hose,
  372. current_bus,
  373. pci_devfn,
  374. PCI_COMMAND,
  375. cmdstat |
  376. PCI_COMMAND_IO |
  377. PCI_COMMAND_MEMORY |
  378. PCI_COMMAND_MASTER);
  379. }
  381. int __init pciauto_bus_scan(struct pci_controller *hose, int current_bus)
  382. {
  383. int sub_bus, pci_devfn, pci_class, cmdstat, found_multi = 0;
  384. unsigned short vid;
  385. unsigned char header_type;
  387. /*
  388.  * Fetch our I/O and memory space upper boundaries used
  389.  * to allocated base addresses on this hose.
  390.  */
  391. if (current_bus == hose->first_busno) {
  392. pciauto_upper_iospc = hose->io_space.end + 1;
  393. pciauto_upper_memspc = hose->mem_space.end + 1;
  394. }
  396. sub_bus = current_bus;
  398. for (pci_devfn = 0; pci_devfn < 0xff; pci_devfn++) {
  399. /* Skip our host bridge */
  400. if ( (current_bus == hose->first_busno) && (pci_devfn == 0) )
  401. continue;
  403. if (PCI_FUNC(pci_devfn) && !found_multi)
  404. continue;
  406. /* If config space read fails from this device, move on */
  407. if (early_read_config_byte(hose,
  408. current_bus,
  409. pci_devfn,
  410. PCI_HEADER_TYPE,
  411. &header_type))
  412. continue;
  414. if (!PCI_FUNC(pci_devfn))
  415. found_multi = header_type & 0x80;
  417. early_read_config_word(hose,
  418. current_bus,
  419. pci_devfn,
  420. PCI_VENDOR_ID,
  421. &vid);
  423. if (vid != 0xffff) {
  424. early_read_config_dword(hose,
  425. current_bus,
  426. pci_devfn,
  427. PCI_CLASS_REVISION, &pci_class);
  428. if ( (pci_class >> 16) == PCI_CLASS_BRIDGE_PCI ) {
  429. int iosave, memsave;
  431. DBG("PCI Autoconfig: Found P2P bridge, device %dn", PCI_SLOT(pci_devfn));
  432. /* Allocate PCI I/O and/or memory space */
  433. pciauto_setup_bars(hose,
  434. current_bus,
  435. pci_devfn,
  436. PCI_BASE_ADDRESS_1);
  438. pciauto_prescan_setup_bridge(hose,
  439. current_bus,
  440. pci_devfn,
  441. sub_bus,
  442. &iosave,
  443. &memsave);
  444. sub_bus = pciauto_bus_scan(hose, sub_bus+1);
  445. pciauto_postscan_setup_bridge(hose,
  446. current_bus,
  447. pci_devfn,
  448. sub_bus,
  449. &iosave,
  450. &memsave);
  451. } else if ((pci_class >> 16) == PCI_CLASS_BRIDGE_CARDBUS) {
  452. int iosave, memsave;
  454. DBG("PCI Autoconfig: Found CardBus bridge, device %d function %dn", PCI_SLOT(pci_devfn), PCI_FUNC(pci_devfn));
  455. /* Place CardBus Socket/ExCA registers */
  456. pciauto_setup_bars(hose,
  457. current_bus,
  458. pci_devfn,
  459. PCI_BASE_ADDRESS_0);
  461. pciauto_prescan_setup_cardbus_bridge(hose,
  462. current_bus,
  463. pci_devfn,
  464. sub_bus,
  465. &iosave,
  466. &memsave);
  467. sub_bus = pciauto_bus_scan(hose, sub_bus+1);
  468. pciauto_postscan_setup_cardbus_bridge(hose,
  469. current_bus,
  470. pci_devfn,
  471. sub_bus,
  472. &iosave,
  473. &memsave);
  474. } else {
  475. if ((pci_class >> 16) == PCI_CLASS_STORAGE_IDE) {
  476. unsigned char prg_iface;
  478. early_read_config_byte(hose,
  479. current_bus,
  480. pci_devfn,
  481. PCI_CLASS_PROG,
  482. &prg_iface);
  483. if (!(prg_iface & PCIAUTO_IDE_MODE_MASK)) {
  484. DBG("PCI Autoconfig: Skipping legacy mode IDE controllern");
  485. continue;
  486. }
  487. }
  488. /* Allocate PCI I/O and/or memory space */
  489. pciauto_setup_bars(hose,
  490. current_bus,
  491. pci_devfn,
  492. PCI_BASE_ADDRESS_5);
  494. /*
  495.  * Enable some standard settings
  496.  */
  497. early_read_config_dword(hose,
  498. current_bus,
  499. pci_devfn,
  500. PCI_COMMAND,
  501. &cmdstat);
  502. early_write_config_dword(hose,
  503. current_bus,
  504. pci_devfn,
  505. PCI_COMMAND,
  506. cmdstat |
  507. PCI_COMMAND_IO |
  508. PCI_COMMAND_MEMORY |
  509. PCI_COMMAND_MASTER);
  510. early_write_config_byte(hose,
  511. current_bus,
  512. pci_devfn,
  513. PCI_LATENCY_TIMER,
  514. 0x80);
  515. }
  516. }
  517. }
  518. return sub_bus;
  519. }