开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
prep_pci.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：38k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

prep_pci.c：源码内容
  1. /*
  2.  * BK Id: SCCS/s.prep_pci.c 1.33 12/20/01 15:36:12 trini
  3.  */
  4. /*
  5.  * PReP pci functions.
  6.  * Originally by Gary Thomas
  7.  * rewritten and updated by Cort Dougan (cort@cs.nmt.edu)
  8.  *
  9.  * The motherboard routes/maps will disappear shortly. -- Cort
  10.  */
  12. #include <linux/config.h>
  13. #include <linux/types.h>
  14. #include <linux/pci.h>
  15. #include <linux/kernel.h>
  16. #include <linux/init.h>
  18. #include <asm/sections.h>
  19. #include <asm/byteorder.h>
  20. #include <asm/io.h>
  21. #include <asm/ptrace.h>
  22. #include <asm/prom.h>
  23. #include <asm/pci-bridge.h>
  24. #include <asm/residual.h>
  25. #include <asm/processor.h>
  26. #include <asm/irq.h>
  27. #include <asm/machdep.h>
  28. #include <asm/open_pic.h>
  30. #define MAX_DEVNR 22
  32. /* Which PCI interrupt line does a given device [slot] use? */
  33. /* Note: This really should be two dimensional based in slot/pin used */
  34. static unsigned char *Motherboard_map;
  35. unsigned char *Motherboard_map_name;
  37. /* How is the 82378 PIRQ mapping setup? */
  38. static unsigned char *Motherboard_routes;
  40. static void (*Motherboard_non0)(struct pci_dev *);
  42. static void Powerplus_Map_Non0(struct pci_dev *);
  44. /* Used for Motorola to store system config register */
  45. static unsigned long *ProcInfo;
  47. /* Tables for known hardware */   
  49. /* Motorola PowerStackII - Utah */
  50. static char Utah_pci_IRQ_map[23] __prepdata =
  51. {
  52.         0,   /* Slot 0  - unused */
  53.         0,   /* Slot 1  - unused */
  54.         5,   /* Slot 2  - SCSI - NCR825A  */
  55.         0,   /* Slot 3  - unused */
  56.         1,   /* Slot 4  - Ethernet - DEC2114x */
  57.         0,   /* Slot 5  - unused */
  58.         3,   /* Slot 6  - PCI Card slot #1 */
  59.         4,   /* Slot 7  - PCI Card slot #2 */
  60.         5,   /* Slot 8  - PCI Card slot #3 */
  61.         5,   /* Slot 9  - PCI Bridge */
  62.              /* added here in case we ever support PCI bridges */
  63.              /* Secondary PCI bus cards are at slot-9,6 & slot-9,7 */
  64.         0,   /* Slot 10 - unused */
  65.         0,   /* Slot 11 - unused */
  66.         5,   /* Slot 12 - SCSI - NCR825A */
  67.         0,   /* Slot 13 - unused */
  68.         3,   /* Slot 14 - enet */
  69.         0,   /* Slot 15 - unused */
  70.         2,   /* Slot 16 - unused */
  71.         3,   /* Slot 17 - unused */
  72.         5,   /* Slot 18 - unused */
  73.         0,   /* Slot 19 - unused */
  74.         0,   /* Slot 20 - unused */
  75.         0,   /* Slot 21 - unused */
  76.         0,   /* Slot 22 - unused */
  77. };
  79. static char Utah_pci_IRQ_routes[] __prepdata =
  80. {
  81.         0,   /* Line 0 - Unused */
  82.         9,   /* Line 1 */
  83. 10,  /* Line 2 */
  84.         11,  /* Line 3 */
  85.         14,  /* Line 4 */
  86.         15,  /* Line 5 */
  87. };
  89. /* Motorola PowerStackII - Omaha */
  90. /* no integrated SCSI or ethernet */
  91. static char Omaha_pci_IRQ_map[23] __prepdata =
  92. {
  93.         0,   /* Slot 0  - unused */
  94.         0,   /* Slot 1  - unused */
  95.         3,   /* Slot 2  - Winbond EIDE */
  96.         0,   /* Slot 3  - unused */
  97.         0,   /* Slot 4  - unused */
  98.         0,   /* Slot 5  - unused */
  99.         1,   /* Slot 6  - PCI slot 1 */
  100.         2,   /* Slot 7  - PCI slot 2  */
  101.         3,   /* Slot 8  - PCI slot 3 */
  102.         4,   /* Slot 9  - PCI slot 4 */ /* needs indirect access */
  103.         0,   /* Slot 10 - unused */
  104.         0,   /* Slot 11 - unused */
  105.         0,   /* Slot 12 - unused */
  106.         0,   /* Slot 13 - unused */
  107.         0,   /* Slot 14 - unused */
  108.         0,   /* Slot 15 - unused */
  109.         1,   /* Slot 16  - PCI slot 1 */
  110.         2,   /* Slot 17  - PCI slot 2  */
  111.         3,   /* Slot 18  - PCI slot 3 */
  112.         4,   /* Slot 19  - PCI slot 4 */ /* needs indirect access */
  113.         0,
  114.         0,
  115.         0,
  116. };
  118. static char Omaha_pci_IRQ_routes[] __prepdata =
  119. {
  120.         0,   /* Line 0 - Unused */
  121.         9,   /* Line 1 */
  122.         11,  /* Line 2 */
  123.         14,  /* Line 3 */
  124.         15   /* Line 4 */
  125. };
  127. /* Motorola PowerStack */
  128. static char Blackhawk_pci_IRQ_map[19] __prepdata =
  129. {
  130.    0, /* Slot 0  - unused */
  131.    0, /* Slot 1  - unused */
  132.    0, /* Slot 2  - unused */
  133.    0, /* Slot 3  - unused */
  134.    0, /* Slot 4  - unused */
  135.    0, /* Slot 5  - unused */
  136.    0, /* Slot 6  - unused */
  137.    0, /* Slot 7  - unused */
  138.    0, /* Slot 8  - unused */
  139.    0, /* Slot 9  - unused */
  140.    0, /* Slot 10 - unused */
  141.    0, /* Slot 11 - unused */
  142.    3, /* Slot 12 - SCSI */
  143.    0, /* Slot 13 - unused */
  144.    1, /* Slot 14 - Ethernet */
  145.    0, /* Slot 15 - unused */
  146.   1, /* Slot P7 */
  147.   2, /* Slot P6 */
  148.   3, /* Slot P5 */
  149. };
  151. static char Blackhawk_pci_IRQ_routes[] __prepdata =
  152. {
  153.     0, /* Line 0 - Unused */
  154.     9, /* Line 1 */
  155.     11, /* Line 2 */
  156.     15, /* Line 3 */
  157.     15 /* Line 4 */
  158. };
  159.    
  160. /* Motorola Mesquite */
  161. static char Mesquite_pci_IRQ_map[23] __prepdata =
  162. {
  163. 0, /* Slot 0  - unused */
  164. 0, /* Slot 1  - unused */
  165. 0, /* Slot 2  - unused */
  166. 0, /* Slot 3  - unused */
  167. 0, /* Slot 4  - unused */
  168. 0, /* Slot 5  - unused */
  169. 0, /* Slot 6  - unused */
  170. 0, /* Slot 7  - unused */
  171. 0, /* Slot 8  - unused */
  172. 0, /* Slot 9  - unused */
  173. 0, /* Slot 10 - unused */
  174. 0, /* Slot 11 - unused */
  175. 0, /* Slot 12 - unused */
  176. 0, /* Slot 13 - unused */
  177. 2, /* Slot 14 - Ethernet */
  178. 0, /* Slot 15 - unused */
  179. 3, /* Slot 16 - PMC */
  180. 0, /* Slot 17 - unused */
  181. 0, /* Slot 18 - unused */
  182. 0, /* Slot 19 - unused */
  183. 0, /* Slot 20 - unused */
  184. 0, /* Slot 21 - unused */
  185. 0, /* Slot 22 - unused */
  186. };
  188. /* Motorola Sitka */
  189. static char Sitka_pci_IRQ_map[21] __prepdata =
  190. {
  191. 0,      /* Slot 0  - unused */
  192. 0,      /* Slot 1  - unused */
  193. 0,      /* Slot 2  - unused */
  194. 0,      /* Slot 3  - unused */
  195. 0,      /* Slot 4  - unused */
  196. 0,      /* Slot 5  - unused */
  197. 0,      /* Slot 6  - unused */
  198. 0,      /* Slot 7  - unused */
  199. 0,      /* Slot 8  - unused */
  200. 0,      /* Slot 9  - unused */
  201. 0,      /* Slot 10 - unused */
  202. 0,      /* Slot 11 - unused */
  203. 0,      /* Slot 12 - unused */
  204. 0,      /* Slot 13 - unused */
  205. 2,      /* Slot 14 - Ethernet */
  206. 0,      /* Slot 15 - unused */
  207. 9,      /* Slot 16 - PMC 1  */
  208. 12,     /* Slot 17 - PMC 2  */
  209. 0,      /* Slot 18 - unused */
  210. 0,      /* Slot 19 - unused */
  211. 4,      /* Slot 20 - NT P2P bridge */
  212. };
  214. /* Motorola MTX */
  215. static char MTX_pci_IRQ_map[23] __prepdata =
  216. {
  217. 0, /* Slot 0  - unused */
  218. 0, /* Slot 1  - unused */
  219. 0, /* Slot 2  - unused */
  220. 0, /* Slot 3  - unused */
  221. 0, /* Slot 4  - unused */
  222. 0, /* Slot 5  - unused */
  223. 0, /* Slot 6  - unused */
  224. 0, /* Slot 7  - unused */
  225. 0, /* Slot 8  - unused */
  226. 0, /* Slot 9  - unused */
  227. 0, /* Slot 10 - unused */
  228. 0, /* Slot 11 - unused */
  229. 3, /* Slot 12 - SCSI */
  230. 0, /* Slot 13 - unused */
  231. 2, /* Slot 14 - Ethernet */
  232. 0, /* Slot 15 - unused */
  233. 9,      /* Slot 16 - PCI/PMC slot 1 */
  234. 10,     /* Slot 17 - PCI/PMC slot 2 */
  235. 11,     /* Slot 18 - PCI slot 3 */
  236. 0, /* Slot 19 - unused */
  237. 0, /* Slot 20 - unused */
  238. 0, /* Slot 21 - unused */
  239. 0, /* Slot 22 - unused */
  240. };
  242. /* Motorola MTX Plus */
  243. /* Secondary bus interrupt routing is not supported yet */
  244. static char MTXplus_pci_IRQ_map[23] __prepdata =
  245. {
  246.         0,      /* Slot 0  - unused */
  247.         0,      /* Slot 1  - unused */
  248.         0,      /* Slot 2  - unused */
  249.         0,      /* Slot 3  - unused */
  250.         0,      /* Slot 4  - unused */
  251.         0,      /* Slot 5  - unused */
  252.         0,      /* Slot 6  - unused */
  253.         0,      /* Slot 7  - unused */
  254.         0,      /* Slot 8  - unused */
  255.         0,      /* Slot 9  - unused */
  256.         0,      /* Slot 10 - unused */
  257.         0,      /* Slot 11 - unused */
  258.         3,      /* Slot 12 - SCSI */
  259.         0,      /* Slot 13 - unused */
  260.         2,      /* Slot 14 - Ethernet 1 */
  261.         0,      /* Slot 15 - unused */
  262.         9,      /* Slot 16 - PCI slot 1P */
  263.         10,     /* Slot 17 - PCI slot 2P */
  264.         11,     /* Slot 18 - PCI slot 3P */
  265.         10,     /* Slot 19 - Ethernet 2 */
  266.         0,      /* Slot 20 - P2P Bridge */
  267.         0,      /* Slot 21 - unused */
  268.         0,      /* Slot 22 - unused */
  269. };
  271. static char Raven_pci_IRQ_routes[] __prepdata =
  272. {
  273.     0, /* This is a dummy structure */
  274. };
  275.    
  276. /* Motorola MVME16xx */
  277. static char Genesis_pci_IRQ_map[16] __prepdata =
  278. {
  279.    0, /* Slot 0  - unused */
  280.    0, /* Slot 1  - unused */
  281.    0, /* Slot 2  - unused */
  282.    0, /* Slot 3  - unused */
  283.    0, /* Slot 4  - unused */
  284.    0, /* Slot 5  - unused */
  285.    0, /* Slot 6  - unused */
  286.    0, /* Slot 7  - unused */
  287.    0, /* Slot 8  - unused */
  288.    0, /* Slot 9  - unused */
  289.    0, /* Slot 10 - unused */
  290.    0, /* Slot 11 - unused */
  291.    3, /* Slot 12 - SCSI */
  292.    0, /* Slot 13 - unused */
  293.    1, /* Slot 14 - Ethernet */
  294.    0, /* Slot 15 - unused */
  295. };
  297. static char Genesis_pci_IRQ_routes[] __prepdata =
  298. {
  299.     0, /* Line 0 - Unused */
  300.     10, /* Line 1 */
  301.     11, /* Line 2 */
  302.     14, /* Line 3 */
  303.     15 /* Line 4 */
  304. };
  305.    
  306. static char Genesis2_pci_IRQ_map[23] __prepdata =
  307. {
  308. 0, /* Slot 0  - unused */
  309. 0, /* Slot 1  - unused */
  310. 0, /* Slot 2  - unused */
  311. 0, /* Slot 3  - unused */
  312. 0, /* Slot 4  - unused */
  313. 0, /* Slot 5  - unused */
  314. 0, /* Slot 6  - unused */
  315. 0, /* Slot 7  - unused */
  316. 0, /* Slot 8  - unused */
  317. 0, /* Slot 9  - unused */
  318. 0, /* Slot 10 - Ethernet */
  319. 0, /* Slot 11 - Universe PCI - VME Bridge */
  320. 3, /* Slot 12 - unused */
  321. 0, /* Slot 13 - unused */
  322. 2, /* Slot 14 - SCSI */
  323. 0, /* Slot 15 - unused */
  324. 9, /* Slot 16 - PMC 1 */
  325. 12, /* Slot 17 - pci */
  326. 11, /* Slot 18 - pci */
  327. 10, /* Slot 19 - pci */
  328. 0, /* Slot 20 - pci */
  329. 0, /* Slot 21 - unused */
  330. 0, /* Slot 22 - unused */
  331. };
  333. /* Motorola Series-E */
  334. static char Comet_pci_IRQ_map[23] __prepdata =
  335. {
  336.    0, /* Slot 0  - unused */
  337.    0, /* Slot 1  - unused */
  338.    0, /* Slot 2  - unused */
  339.    0, /* Slot 3  - unused */
  340.    0, /* Slot 4  - unused */
  341.    0, /* Slot 5  - unused */
  342.    0, /* Slot 6  - unused */
  343.    0, /* Slot 7  - unused */
  344.    0, /* Slot 8  - unused */
  345.    0, /* Slot 9  - unused */
  346.    0, /* Slot 10 - unused */
  347.    0, /* Slot 11 - unused */
  348.    3, /* Slot 12 - SCSI */
  349.    0, /* Slot 13 - unused */
  350.    1, /* Slot 14 - Ethernet */
  351.    0, /* Slot 15 - unused */
  352. 1, /* Slot 16 - PCI slot 1 */
  353. 2, /* Slot 17 - PCI slot 2 */
  354. 3, /* Slot 18 - PCI slot 3 */
  355. 4, /* Slot 19 - PCI bridge */
  356. 0,
  357. 0,
  358. 0,
  359. };
  361. static char Comet_pci_IRQ_routes[] __prepdata =
  362. {
  363.     0, /* Line 0 - Unused */
  364.     10, /* Line 1 */
  365.     11, /* Line 2 */
  366.     14, /* Line 3 */
  367.     15 /* Line 4 */
  368. };
  370. /* Motorola Series-EX */
  371. static char Comet2_pci_IRQ_map[23] __prepdata =
  372. {
  373. 0, /* Slot 0  - unused */
  374. 0, /* Slot 1  - unused */
  375. 3, /* Slot 2  - SCSI - NCR825A */
  376. 0, /* Slot 3  - unused */
  377. 1, /* Slot 4  - Ethernet - DEC2104X */
  378. 0, /* Slot 5  - unused */
  379. 1, /* Slot 6  - PCI slot 1 */
  380. 2, /* Slot 7  - PCI slot 2 */
  381. 3, /* Slot 8  - PCI slot 3 */
  382. 4, /* Slot 9  - PCI bridge  */
  383. 0, /* Slot 10 - unused */
  384. 0, /* Slot 11 - unused */
  385. 3, /* Slot 12 - SCSI - NCR825A */
  386. 0, /* Slot 13 - unused */
  387. 1, /* Slot 14 - Ethernet - DEC2104X */
  388. 0, /* Slot 15 - unused */
  389. 1, /* Slot 16 - PCI slot 1 */
  390. 2, /* Slot 17 - PCI slot 2 */
  391. 3, /* Slot 18 - PCI slot 3 */
  392. 4, /* Slot 19 - PCI bridge */
  393. 0,
  394. 0,
  395. 0,
  396. };
  398. static char Comet2_pci_IRQ_routes[] __prepdata =
  399. {
  400. 0, /* Line 0 - Unused */
  401. 10, /* Line 1 */
  402. 11, /* Line 2 */
  403. 14, /* Line 3 */
  404. 15, /* Line 4 */
  405. };
  407. /*
  408.  * ibm 830 (and 850?).
  409.  * This is actually based on the Carolina motherboard
  410.  * -- Cort
  411.  */
  412. static char ibm8xx_pci_IRQ_map[23] __prepdata = {
  413.         0, /* Slot 0  - unused */
  414.         0, /* Slot 1  - unused */
  415.         0, /* Slot 2  - unused */
  416.         0, /* Slot 3  - unused */
  417.         0, /* Slot 4  - unused */
  418.         0, /* Slot 5  - unused */
  419.         0, /* Slot 6  - unused */
  420.         0, /* Slot 7  - unused */
  421.         0, /* Slot 8  - unused */
  422.         0, /* Slot 9  - unused */
  423.         0, /* Slot 10 - unused */
  424.         0, /* Slot 11 - FireCoral */
  425.         4, /* Slot 12 - Ethernet  PCIINTD# */
  426.         2, /* Slot 13 - PCI Slot #2 */
  427.         2, /* Slot 14 - S3 Video PCIINTD# */
  428.         0, /* Slot 15 - onboard SCSI (INDI) [1] */
  429.         3, /* Slot 16 - NCR58C810 RS6000 Only PCIINTC# */
  430.         0, /* Slot 17 - unused */
  431.         2, /* Slot 18 - PCI Slot 2 PCIINTx# (See below) */
  432.         0, /* Slot 19 - unused */
  433.         0, /* Slot 20 - unused */
  434.         0, /* Slot 21 - unused */
  435.         2, /* Slot 22 - PCI slot 1 PCIINTx# (See below) */
  436. };
  438. static char ibm8xx_pci_IRQ_routes[] __prepdata = {
  439.         0,      /* Line 0 - unused */
  440.         15,     /* Line 1 */
  441.         15,     /* Line 2 */
  442.         15,     /* Line 3 */
  443.         15,     /* Line 4 */
  444. };
  446. /*
  447.  * a 6015 ibm board
  448.  * -- Cort
  449.  */
  450. static char ibm6015_pci_IRQ_map[23] __prepdata = {
  451.         0, /* Slot 0  - unused */
  452.         0, /* Slot 1  - unused */
  453.         0, /* Slot 2  - unused */
  454.         0, /* Slot 3  - unused */
  455.         0, /* Slot 4  - unused */
  456.         0, /* Slot 5  - unused */
  457.         0, /* Slot 6  - unused */
  458.         0, /* Slot 7  - unused */
  459.         0, /* Slot 8  - unused */
  460.         0, /* Slot 9  - unused */
  461.         0, /* Slot 10 - unused */
  462.         0, /* Slot 11 -  */
  463.         1, /* Slot 12 - SCSI */
  464.         2, /* Slot 13 -  */
  465.         2, /* Slot 14 -  */
  466.         1, /* Slot 15 -  */
  467.         1, /* Slot 16 -  */
  468.         0, /* Slot 17 -  */
  469.         2, /* Slot 18 -  */
  470.         0, /* Slot 19 -  */
  471.         0, /* Slot 20 -  */
  472.         0, /* Slot 21 -  */
  473.         2, /* Slot 22 -  */
  474. };
  476. static char ibm6015_pci_IRQ_routes[] __prepdata = {
  477.         0,      /* Line 0 - unused */
  478.         13,     /* Line 1 */
  479.         15,     /* Line 2 */
  480.         15,     /* Line 3 */
  481.         15,     /* Line 4 */
  482. };
  485. /* IBM Nobis and Thinkpad 850 */
  486. static char Nobis_pci_IRQ_map[23] __prepdata ={
  487.         0, /* Slot 0  - unused */
  488.         0, /* Slot 1  - unused */
  489.         0, /* Slot 2  - unused */
  490.         0, /* Slot 3  - unused */
  491.         0, /* Slot 4  - unused */
  492.         0, /* Slot 5  - unused */
  493.         0, /* Slot 6  - unused */
  494.         0, /* Slot 7  - unused */
  495.         0, /* Slot 8  - unused */
  496.         0, /* Slot 9  - unused */
  497.         0, /* Slot 10 - unused */
  498.         0, /* Slot 11 - unused */
  499.         3, /* Slot 12 - SCSI */
  500.         0, /* Slot 13 - unused */
  501.         0, /* Slot 14 - unused */
  502.         0, /* Slot 15 - unused */
  503. };
  505. static char Nobis_pci_IRQ_routes[] __prepdata = {
  506.         0, /* Line 0 - Unused */
  507.         13, /* Line 1 */
  508.         13, /* Line 2 */
  509.         13, /* Line 3 */
  510.         13      /* Line 4 */
  511. };
  513. /*
  514.  * IBM RS/6000 43p/140  -- paulus
  515.  * XXX we should get all this from the residual data
  516.  */
  517. static char ibm43p_pci_IRQ_map[23] __prepdata = {
  518.         0, /* Slot 0  - unused */
  519.         0, /* Slot 1  - unused */
  520.         0, /* Slot 2  - unused */
  521.         0, /* Slot 3  - unused */
  522.         0, /* Slot 4  - unused */
  523.         0, /* Slot 5  - unused */
  524.         0, /* Slot 6  - unused */
  525.         0, /* Slot 7  - unused */
  526.         0, /* Slot 8  - unused */
  527.         0, /* Slot 9  - unused */
  528.         0, /* Slot 10 - unused */
  529.         0, /* Slot 11 - FireCoral ISA bridge */
  530.         6, /* Slot 12 - Ethernet  */
  531.         0, /* Slot 13 - openpic */
  532.         0, /* Slot 14 - unused */
  533.         0, /* Slot 15 - unused */
  534.         7, /* Slot 16 - NCR58C825a onboard scsi */
  535.         0, /* Slot 17 - unused */
  536.         2, /* Slot 18 - PCI Slot 2 PCIINTx# (See below) */
  537.         0, /* Slot 19 - unused */
  538.         0, /* Slot 20 - unused */
  539.         0, /* Slot 21 - unused */
  540.         1, /* Slot 22 - PCI slot 1 PCIINTx# (See below) */
  541. };
  543. static char ibm43p_pci_IRQ_routes[] __prepdata = {
  544.         0,      /* Line 0 - unused */
  545.         15,     /* Line 1 */
  546.         15,     /* Line 2 */
  547.         15,     /* Line 3 */
  548.         15,     /* Line 4 */
  549. };
  551. /* Motorola PowerPlus architecture PCI IRQ tables */
  552. /* Interrupt line values for INTA-D on primary/secondary MPIC inputs */
  554. struct powerplus_irq_list
  555. {
  556. unsigned char primary[4];       /* INT A-D */
  557. unsigned char secondary[4];     /* INT A-D */
  558. };
  560. /*
  561.  * For standard PowerPlus boards, bus 0 PCI INTs A-D are routed to
  562.  * OpenPIC inputs 9-12.  PCI INTs A-D from the on board P2P bridge
  563.  * are routed to OpenPIC inputs 5-8.  These values are offset by
  564.  * 16 in the table to reflect the Linux kernel interrupt value.
  565.  */
  566. struct powerplus_irq_list Powerplus_pci_IRQ_list __prepdata =
  567. {
  568. {25, 26, 27, 28},
  569. {21, 22, 23, 24}
  570. };
  572. /*
  573.  * For the MCP750 (system slot board), cPCI INTs A-D are routed to
  574.  * OpenPIC inputs 8-11 and the PMC INTs A-D are routed to OpenPIC
  575.  * input 3.  On a hot swap MCP750, the companion card PCI INTs A-D
  576.  * are routed to OpenPIC inputs 12-15. These values are offset by
  577.  * 16 in the table to reflect the Linux kernel interrupt value.
  578.  */
  579. struct powerplus_irq_list Mesquite_pci_IRQ_list __prepdata =
  580. {
  581. {24, 25, 26, 27},
  582. {28, 29, 30, 31}
  583. };
  585. /*
  586.  * This table represents the standard PCI swizzle defined in the
  587.  * PCI bus specification.
  588.  */
  589. static unsigned char prep_pci_intpins[4][4] __prepdata =
  590. {
  591. { 1, 2, 3, 4},  /* Buses 0, 4, 8, ... */
  592. { 2, 3, 4, 1},  /* Buses 1, 5, 9, ... */
  593. { 3, 4, 1, 2},  /* Buses 2, 6, 10 ... */
  594. { 4, 1, 2, 3},  /* Buses 3, 7, 11 ... */
  595. };
  597. /* We have to turn on LEVEL mode for changed IRQ's */
  598. /* All PCI IRQ's need to be level mode, so this should be something
  599.  * other than hard-coded as well... IRQ's are individually mappable
  600.  * to either edge or level.
  601.  */
  603. /*
  604.  * 8259 edge/level control definitions
  605.  */
  606. #define ISA8259_M_ELCR 0x4d0
  607. #define ISA8259_S_ELCR 0x4d1
  609. #define ELCRS_INT15_LVL         0x80
  610. #define ELCRS_INT14_LVL         0x40
  611. #define ELCRS_INT12_LVL         0x10
  612. #define ELCRS_INT11_LVL         0x08
  613. #define ELCRS_INT10_LVL         0x04
  614. #define ELCRS_INT9_LVL          0x02
  615. #define ELCRS_INT8_LVL          0x01
  616. #define ELCRM_INT7_LVL          0x80
  617. #define ELCRM_INT5_LVL          0x20
  619. #define CFGPTR(dev) (0x80800000 | (1<<(dev>>3)) | ((dev&7)<<8) | offset)
  620. #define DEVNO(dev)  (dev>>3)                                  
  622. #define cfg_read(val, addr, type, op) *val = op((type)(addr))
  623. #define cfg_write(val, addr, type, op) op((type *)(addr), (val))
  625. #define cfg_read_bad(val, size) *val = bad_##size;
  626. #define cfg_write_bad(val, size)
  628. #define bad_byte 0xff
  629. #define bad_word 0xffff
  630. #define bad_dword 0xffffffffU
  632. #define PREP_PCI_OP(rw, size, type, op)
  633. static int __prep
  634. prep_##rw##_config_##size(struct pci_dev *dev, int offset, type val)
  635. {
  636. if ((dev->bus->number != 0) || (DEVNO(dev->devfn) > MAX_DEVNR))
  637. {                   
  638. cfg_##rw##_bad(val, size)
  639. return PCIBIOS_DEVICE_NOT_FOUND;    
  640. }
  641. cfg_##rw(val, CFGPTR(dev->devfn), type, op);
  642. return PCIBIOS_SUCCESSFUL;
  643. }
  645. PREP_PCI_OP(read, byte, u8 *, in_8)
  646. PREP_PCI_OP(read, word, u16 *, in_le16)
  647. PREP_PCI_OP(read, dword, u32 *, in_le32)
  648. PREP_PCI_OP(write, byte, u8, out_8)
  649. PREP_PCI_OP(write, word, u16, out_le16)
  650. PREP_PCI_OP(write, dword, u32, out_le32)
  652. static struct pci_ops prep_pci_ops =
  653. {
  654. prep_read_config_byte,
  655. prep_read_config_word,
  656. prep_read_config_dword,
  657. prep_write_config_byte,
  658. prep_write_config_word,
  659. prep_write_config_dword
  660. };
  662. #define MOTOROLA_CPUTYPE_REG 0x800
  663. #define MOTOROLA_BASETYPE_REG 0x803
  664. #define MPIC_RAVEN_ID 0x48010000
  665. #define MPIC_HAWK_ID 0x48030000
  666. #define MOT_PROC2_BIT 0x800
  668. static u_char mvme2600_openpic_initsenses[] __initdata = {
  669.     1, /* MVME2600_INT_SIO */
  670.     0, /* MVME2600_INT_FALCN_ECC_ERR */
  671.     1, /* MVME2600_INT_PCI_ETHERNET */
  672.     1, /* MVME2600_INT_PCI_SCSI */
  673.     1, /* MVME2600_INT_PCI_GRAPHICS */
  674.     1, /* MVME2600_INT_PCI_VME0 */
  675.     1, /* MVME2600_INT_PCI_VME1 */
  676.     1, /* MVME2600_INT_PCI_VME2 */
  677.     1, /* MVME2600_INT_PCI_VME3 */
  678.     1, /* MVME2600_INT_PCI_INTA */
  679.     1, /* MVME2600_INT_PCI_INTB */
  680.     1, /* MVME2600_INT_PCI_INTC */
  681.     1, /* MVME2600_INT_PCI_INTD */
  682.     1, /* MVME2600_INT_LM_SIG0 */
  683.     1, /* MVME2600_INT_LM_SIG1 */
  684. };
  686. #define MOT_RAVEN_PRESENT 0x1
  687. #define MOT_HAWK_PRESENT 0x2
  689. int mot_entry = -1;
  690. int prep_keybd_present = 1;
  691. int MotMPIC;
  692. int mot_multi;
  694. int __init
  695. raven_init(void)
  696. {
  697. unsigned int devid;
  698. unsigned int pci_membase;
  699. unsigned char base_mod;
  701. /* Check to see if the Raven chip exists. */
  702. if ( _prep_type != _PREP_Motorola) {
  703. OpenPIC_Addr = NULL;
  704. return 0;
  705. }
  707. /* Check to see if this board is a type that might have a Raven. */
  708. if ((inb(MOTOROLA_CPUTYPE_REG) & 0xF0) != 0xE0) {
  709. OpenPIC_Addr = NULL;
  710. return 0;
  711. }
  713. /* Check the first PCI device to see if it is a Raven. */
  714. early_read_config_dword(0, 0, 0, PCI_VENDOR_ID, &devid);
  716. switch (devid & 0xffff0000) {
  717. case MPIC_RAVEN_ID:
  718. MotMPIC = MOT_RAVEN_PRESENT;
  719. break;
  720. case MPIC_HAWK_ID:
  721. MotMPIC = MOT_HAWK_PRESENT;
  722. break;
  723. default:
  724. OpenPIC_Addr = NULL;
  725. return 0;
  726. }
  729. /* Read the memory base register. */
  730. early_read_config_dword(0, 0, 0, PCI_BASE_ADDRESS_1, &pci_membase);
  732. if (pci_membase == 0) {
  733. OpenPIC_Addr = NULL;
  734. return 0;
  735. }
  737. /* Map the Raven MPIC registers to virtual memory. */
  738. OpenPIC_Addr = ioremap(pci_membase+0xC0000000, 0x22000);
  740. OpenPIC_InitSenses = mvme2600_openpic_initsenses;
  741. OpenPIC_NumInitSenses = sizeof(mvme2600_openpic_initsenses);
  743. ppc_md.get_irq = openpic_get_irq;
  745. /* If raven is present on Motorola store the system config register
  746.  * for later use.
  747.  */
  748. ProcInfo = (unsigned long *)ioremap(0xfef80400, 4);
  750. /* Indicate to system if this is a multiprocessor board */
  751. if (!(*ProcInfo & MOT_PROC2_BIT)) {
  752. mot_multi = 1;
  753. }
  755. /* This is a hack.  If this is a 2300 or 2400 mot board then there is
  756.  * no keyboard controller and we have to indicate that.
  757.  */
  758. base_mod = inb(MOTOROLA_BASETYPE_REG);
  759. if ((MotMPIC == MOT_HAWK_PRESENT) || (base_mod == 0xF9) ||
  760.     (base_mod == 0xFA) || (base_mod == 0xE1))
  761. prep_keybd_present = 0;
  763. return 1;
  764. }
  766. struct mot_info {
  767. int cpu_type; /* 0x100 mask assumes for Raven and Hawk boards that the level/edge are set */
  768. /* 0x200 if this board has a Hawk chip. */
  769. int base_type;
  770. int max_cpu; /* ored with 0x80 if this board should be checked for multi CPU */
  771. const char *name;
  772. unsigned char *map;
  773. unsigned char *routes;
  774. void            (*map_non0_bus)(struct pci_dev *);      /* For boards with more than bus 0 devices. */
  775. struct powerplus_irq_list *pci_irq_list; /* List of PCI MPIC inputs */
  776. unsigned char   secondary_bridge_devfn; /* devfn of secondary bus transparent bridge */
  777. } mot_info[] __prepdata = {
  778. {0x300, 0x00, 0x00, "MVME 2400", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  779. {0x010, 0x00, 0x00, "Genesis", Genesis_pci_IRQ_map, Genesis_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0x00},
  780. {0x020, 0x00, 0x00, "Powerstack (Series E)", Comet_pci_IRQ_map, Comet_pci_IRQ_routes, NULL, NULL, 0x00},
  781. {0x040, 0x00, 0x00, "Blackhawk (Powerstack)", Blackhawk_pci_IRQ_map, Blackhawk_pci_IRQ_routes, NULL, NULL, 0x00},
  782. {0x050, 0x00, 0x00, "Omaha (PowerStack II Pro3000)", Omaha_pci_IRQ_map, Omaha_pci_IRQ_routes, NULL, NULL, 0x00},
  783. {0x060, 0x00, 0x00, "Utah (Powerstack II Pro4000)", Utah_pci_IRQ_map, Utah_pci_IRQ_routes, NULL, NULL, 0x00},
  784. {0x0A0, 0x00, 0x00, "Powerstack (Series EX)", Comet2_pci_IRQ_map, Comet2_pci_IRQ_routes, NULL, NULL, 0x00},
  785. {0x1E0, 0xE0, 0x00, "Mesquite cPCI (MCP750)", Mesquite_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Mesquite_pci_IRQ_list, 0xFF},
  786. {0x1E0, 0xE1, 0x00, "Sitka cPCI (MCPN750)", Sitka_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  787. {0x1E0, 0xE2, 0x00, "Mesquite cPCI (MCP750) w/ HAC", Mesquite_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Mesquite_pci_IRQ_list, 0xC0},
  788. {0x1E0, 0xF6, 0x80, "MTX Plus", MTXplus_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xA0},
  789. {0x1E0, 0xF6, 0x81, "Dual MTX Plus", MTXplus_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xA0},
  790. {0x1E0, 0xF7, 0x80, "MTX wo/ Parallel Port", MTX_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0x00},
  791. {0x1E0, 0xF7, 0x81, "Dual MTX wo/ Parallel Port", MTX_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0x00},
  792. {0x1E0, 0xF8, 0x80, "MTX w/ Parallel Port", MTX_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0x00},
  793. {0x1E0, 0xF8, 0x81, "Dual MTX w/ Parallel Port", MTX_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0x00},
  794. {0x1E0, 0xF9, 0x00, "MVME 2300", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  795. {0x1E0, 0xFA, 0x00, "MVME 2300SC/2600", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  796. {0x1E0, 0xFB, 0x00, "MVME 2600 with MVME712M", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  797. {0x1E0, 0xFC, 0x00, "MVME 2600/2700 with MVME761", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  798. {0x1E0, 0xFD, 0x80, "MVME 3600 with MVME712M", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0x00},
  799. {0x1E0, 0xFD, 0x81, "MVME 4600 with MVME712M", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  800. {0x1E0, 0xFE, 0x80, "MVME 3600 with MVME761", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  801. {0x1E0, 0xFE, 0x81, "MVME 4600 with MVME761", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  802. {0x1E0, 0xFF, 0x00, "MVME 1600-001 or 1600-011", Genesis2_pci_IRQ_map, Raven_pci_IRQ_routes, Powerplus_Map_Non0, &Powerplus_pci_IRQ_list, 0xFF},
  803. {0x000, 0x00, 0x00, "", NULL, NULL, NULL, NULL, 0x00}
  804. };
  806. void __init
  807. ibm_prep_init(void)
  808. {
  809. u32 addr;
  810. #ifdef CONFIG_PREP_RESIDUAL
  811. PPC_DEVICE *mpic;
  812. #endif
  814. if (inb(0x0852) == 0xd5) {
  815. /* This is for the 43p-140 */
  816. early_read_config_dword(0, 0, PCI_DEVFN(13, 0),
  817. PCI_BASE_ADDRESS_0, &addr);
  818. if (addr != 0xffffffff
  819.     && !(addr & PCI_BASE_ADDRESS_SPACE_IO)
  820.     && (addr &= PCI_BASE_ADDRESS_MEM_MASK) != 0) {
  821. addr += PREP_ISA_MEM_BASE;
  822. OpenPIC_Addr = ioremap(addr, 0x40000);
  823. ppc_md.get_irq = openpic_get_irq;
  824. }
  825. }
  827. #ifdef CONFIG_PREP_RESIDUAL
  828. mpic = residual_find_device(-1, NULL, SystemPeripheral,
  829.     ProgrammableInterruptController, MPIC, 0);
  830. if (mpic != NULL)
  831. printk("mpic = %pn", mpic);
  832. #endif
  833. }
  835. static void __init
  836. ibm43p_pci_map_non0(struct pci_dev *dev)
  837. {
  838. unsigned char intpin;
  839. static unsigned char bridge_intrs[4] = { 3, 4, 5, 8 };
  841. if (dev == NULL)
  842. return;
  843. pci_read_config_byte(dev, PCI_INTERRUPT_PIN, &intpin);
  844. if (intpin < 1 || intpin > 4)
  845. return;
  846. intpin = (PCI_SLOT(dev->devfn) + intpin - 1) & 3;
  847. dev->irq = openpic_to_irq(bridge_intrs[intpin]);
  848. pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
  849. }
  851. void __init
  852. prep_route_pci_interrupts(void)
  853. {
  854. unsigned char *ibc_pirq = (unsigned char *)0x80800860;
  855. unsigned char *ibc_pcicon = (unsigned char *)0x80800840;
  856. int i;
  858. if ( _prep_type == _PREP_Motorola)
  859. {
  860. unsigned short irq_mode;
  861. unsigned char  cpu_type;
  862. unsigned char  base_mod;
  863. int        entry;
  865. cpu_type = inb(MOTOROLA_CPUTYPE_REG) & 0xF0;
  866. base_mod = inb(MOTOROLA_BASETYPE_REG);
  868. for (entry = 0; mot_info[entry].cpu_type != 0; entry++) {
  869. if (mot_info[entry].cpu_type & 0x200) {   /* Check for Hawk chip */
  870. if (!(MotMPIC & MOT_HAWK_PRESENT))
  871. continue;
  872. } else { /* Check non hawk boards */
  873. if ((mot_info[entry].cpu_type & 0xff) != cpu_type)
  874. continue;
  876. if (mot_info[entry].base_type == 0) {
  877. mot_entry = entry;
  878. break;
  879. }
  881. if (mot_info[entry].base_type != base_mod)
  882. continue;
  883. }
  885. if (!(mot_info[entry].max_cpu & 0x80)) {
  886. mot_entry = entry;
  887. break;
  888. }
  890. /* processor 1 not present and max processor zero indicated */
  891. if ((*ProcInfo & MOT_PROC2_BIT) && !(mot_info[entry].max_cpu & 0x7f)) {
  892. mot_entry = entry;
  893. break;
  894. }
  896. /* processor 1 present and max processor zero indicated */
  897. if (!(*ProcInfo & MOT_PROC2_BIT) && (mot_info[entry].max_cpu & 0x7f)) {
  898. mot_entry = entry;
  899. break;
  900. }
  901. }
  903. if (mot_entry == -1)  /* No particular cpu type found - assume Blackhawk */
  904. mot_entry = 3;
  906. Motherboard_map_name = (unsigned char *)mot_info[mot_entry].name;
  907. Motherboard_map = mot_info[mot_entry].map;
  908. Motherboard_routes = mot_info[mot_entry].routes;
  909. Motherboard_non0 = mot_info[mot_entry].map_non0_bus;
  911. if (!(mot_info[entry].cpu_type & 0x100)) {
  912. /* AJF adjust level/edge control according to routes */
  913. irq_mode = 0;
  914. for (i = 1;  i <= 4;  i++)
  915. irq_mode |= ( 1 << Motherboard_routes[i] );
  916. outb( irq_mode & 0xff, 0x4d0 );
  917. outb( (irq_mode >> 8) & 0xff, 0x4d1 );
  918. }
  919. } else if ( _prep_type == _PREP_IBM ) {
  920. unsigned char planar_id = inb(0x0852);
  921. unsigned char irq_edge_mask_lo, irq_edge_mask_hi;
  923. printk("IBM ID: %08xn", planar_id);
  924. switch(planar_id) {
  925. case 0xff:
  926. Motherboard_map_name = "IBM Thinkpad 850/860";
  927. Motherboard_map = Nobis_pci_IRQ_map;
  928. Motherboard_routes = Nobis_pci_IRQ_routes;
  929. irq_edge_mask_lo = 0x00; /* irq's 0-7 all edge-triggered */
  930. irq_edge_mask_hi = 0xA0; /* irq's 13, 15 level-triggered */
  931. break;
  932. case 0xfc:
  933. Motherboard_map_name = "IBM 6015/7020 (Sandalfoot/Sandalbow)";
  934. Motherboard_map = ibm6015_pci_IRQ_map;
  935. Motherboard_routes = ibm6015_pci_IRQ_routes;
  936. irq_edge_mask_lo = 0x00; /* irq's 0-7 all edge-triggered */
  937. irq_edge_mask_hi = 0xA0; /* irq's 13, 15 level-triggered */
  938. break;
  939. case 0xd5:
  940. Motherboard_map_name = "IBM 43P-140 (Tiger1)";
  941. Motherboard_map = ibm43p_pci_IRQ_map;
  942. Motherboard_routes = ibm43p_pci_IRQ_routes;
  943. Motherboard_non0 = ibm43p_pci_map_non0;
  944. irq_edge_mask_lo = 0x00; /* irq's 0-7 all edge-triggered */
  945. irq_edge_mask_hi = 0xA0; /* irq's 13, 15 level-triggered */
  946. break;
  947. default:
  948. printk(KERN_ERR "Unknown IBM motherboard! Defaulting to Carolina.n");
  949. case 0xf0: /* PowerSeries 830/850 */
  950. case 0xf1: /* PowerSeries 830/850 */
  951. case 0xf2: /* PowerSeries 830/850 */
  952. case 0xf4: /* 7248-43P */
  953. case 0xf5: /* 7248-43P */
  954. case 0xf6: /* 7248-43P */
  955. case 0xf7: /* 7248-43P (missing from Carolina Tech Spec) */
  956. Motherboard_map_name = "IBM PS830/PS850/7248 (Carolina)";
  957. Motherboard_map = ibm8xx_pci_IRQ_map;
  958. Motherboard_routes = ibm8xx_pci_IRQ_routes;
  959. irq_edge_mask_lo = 0x00; /* irq's 0-7 all edge-triggered */
  960. irq_edge_mask_hi = 0xA4; /* irq's 10, 13, 15 level-triggered */
  961. break;
  962. }
  964. outb(inb(0x04d0)|irq_edge_mask_lo, 0x04d0); /* primary 8259 */
  965. outb(inb(0x04d1)|irq_edge_mask_hi, 0x04d1); /* cascaded 8259 */
  966. } else {
  967. printk("No known machine pci routing!n");
  968. return;
  969. }
  971. /* Set up mapping from slots */
  972. for (i = 1;  i <= 4;  i++)
  973. ibc_pirq[i-1] = Motherboard_routes[i];
  974. /* Enable PCI interrupts */
  975. *ibc_pcicon |= 0x20;
  976. }
  978. void __init
  979. prep_pib_init(void)
  980. {
  981. unsigned char   reg;
  982. unsigned short  short_reg;
  984. struct pci_dev *dev = NULL;
  986. if (( _prep_type == _PREP_Motorola) && (OpenPIC_Addr)) {
  987. /*
  988.  * Perform specific configuration for the Via Tech or
  989.  * or Winbond PCI-ISA-Bridge part.
  990.  */
  991. if ((dev = pci_find_device(PCI_VENDOR_ID_VIA, 
  992. PCI_DEVICE_ID_VIA_82C586_1, dev))) {
  993. /*
  994.  * PPCBUG does not set the enable bits
  995.  * for the IDE device. Force them on here.
  996.  */
  997. pci_read_config_byte(dev, 0x40, &reg);
  999. reg |= 0x03; /* IDE: Chip Enable Bits */
  1000. pci_write_config_byte(dev, 0x40, reg);
  1001. }
  1002. if ((dev = pci_find_device(PCI_VENDOR_ID_VIA,
  1003. PCI_DEVICE_ID_VIA_82C586_2,
  1004. dev)) && (dev->devfn = 0x5a)) {
  1005. /* Force correct USB interrupt */
  1006. dev->irq = 11;
  1007. pci_write_config_byte(dev,
  1008. PCI_INTERRUPT_LINE,
  1009. dev->irq);
  1010. }
  1011. if ((dev = pci_find_device(PCI_VENDOR_ID_WINBOND,
  1012. PCI_DEVICE_ID_WINBOND_83C553, dev))) {
  1013.  /* Clear PCI Interrupt Routing Control Register. */
  1014. short_reg = 0x0000;
  1015. pci_write_config_word(dev, 0x44, short_reg);
  1016. if (OpenPIC_Addr){
  1017. /* Route IDE interrupts to IRQ 14 */
  1018. reg = 0xEE;
  1019. pci_write_config_byte(dev, 0x43, reg);
  1020. }
  1021. }
  1022. }
  1024. if ((dev = pci_find_device(PCI_VENDOR_ID_WINBOND,
  1025.    PCI_DEVICE_ID_WINBOND_82C105, dev))){
  1026. if (OpenPIC_Addr){
  1027. /*
  1028.  * Disable LEGIRQ mode so PCI INTS are routed
  1029.  * directly to the 8259 and enable both channels
  1030.  */
  1031. pci_write_config_dword(dev, 0x40, 0x10ff0033);
  1033. /* Force correct IDE interrupt */
  1034. dev->irq = 14;
  1035. pci_write_config_byte(dev,
  1036. PCI_INTERRUPT_LINE,
  1037. dev->irq);
  1038. } else {
  1039. /* Enable LEGIRQ for PCI INT -> 8259 IRQ routing */
  1040. pci_write_config_dword(dev, 0x40, 0x10ff08a1);
  1041. }
  1042. }
  1043. }
  1045. static void __init
  1046. Powerplus_Map_Non0(struct pci_dev *dev)
  1047. {
  1048. struct pci_bus  *pbus;          /* Parent bus structure pointer */
  1049. struct pci_dev  *tdev = dev;    /* Temporary device structure */
  1050. unsigned int    devnum;         /* Accumulated device number */
  1051. unsigned char   intline;        /* Linux interrupt value */
  1052. unsigned char   intpin;         /* PCI interrupt pin */
  1054. /* Check for valid PCI dev pointer */
  1055. if (dev == NULL) return;
  1057. /* Initialize bridge IDSEL variable */
  1058. devnum = PCI_SLOT(tdev->devfn);
  1060. /* Read the interrupt pin of the device and adjust for indexing */
  1061. pcibios_read_config_byte(dev->bus->number, dev->devfn,
  1062. PCI_INTERRUPT_PIN, &intpin);
  1064. /* If device doesn't request an interrupt, return */
  1065. if ( (intpin < 1) || (intpin > 4) )
  1066. return;
  1068. intpin--;
  1070. /*
  1071.  * Walk up to bus 0, adjusting the interrupt pin for the standard
  1072.  * PCI bus swizzle.
  1073.  */
  1074. do {
  1075. intpin = (prep_pci_intpins[devnum % 4][intpin]) - 1;
  1076. pbus = tdev->bus;        /* up one level */
  1077. tdev = pbus->self;
  1078. devnum = PCI_SLOT(tdev->devfn);
  1079. } while(tdev->bus->number);
  1081. /* Use the primary interrupt inputs by default */
  1082. intline = mot_info[mot_entry].pci_irq_list->primary[intpin];
  1084. /*
  1085.  * If the board has secondary interrupt inputs, walk the bus and
  1086.  * note the devfn of the bridge from bus 0.  If it is the same as
  1087.  * the devfn of the bus bridge with secondary inputs, use those.
  1088.  * Otherwise, assume it's a PMC site and get the interrupt line
  1089.  * value from the interrupt routing table.
  1090.  */ 
  1091. if (mot_info[mot_entry].secondary_bridge_devfn) {
  1092. pbus = dev->bus;
  1094. while (pbus->primary != 0)
  1095. pbus = pbus->parent;
  1097. if ((pbus->self)->devfn != 0xA0) {
  1098. if ((pbus->self)->devfn == mot_info[mot_entry].secondary_bridge_devfn)
  1099. intline = mot_info[mot_entry].pci_irq_list->secondary[intpin];
  1100. else {
  1101. if ((char *)(mot_info[mot_entry].map) == (char *)Mesquite_pci_IRQ_map)
  1102. intline = mot_info[mot_entry].map[((pbus->self)->devfn)/8] + 16;
  1103. else {
  1104. int i;
  1105. for (i=0;i<3;i++)
  1106. intpin = (prep_pci_intpins[devnum % 4][intpin]) - 1;
  1107. intline = mot_info[mot_entry].pci_irq_list->primary[intpin];
  1108. }
  1109. }
  1110. }
  1111. }
  1113. /* Write calculated interrupt value to header and device list */
  1114. dev->irq = intline;
  1115. pci_write_config_byte(dev, PCI_INTERRUPT_LINE, (u8)dev->irq);
  1116. }
  1118. void __init
  1119. prep_pcibios_fixup(void)
  1120. {
  1121.         struct pci_dev *dev;
  1122.         extern unsigned char *Motherboard_map;
  1123.         extern unsigned char *Motherboard_routes;
  1124.         unsigned char i;
  1126. prep_route_pci_interrupts();
  1128. printk("Setting PCI interrupts for a "%s"n", Motherboard_map_name);
  1129. if (OpenPIC_Addr) {
  1130. /* PCI interrupts are controlled by the OpenPIC */
  1131. pci_for_each_dev(dev) {
  1132. if (dev->bus->number == 0) {
  1133.                         dev->irq = openpic_to_irq(Motherboard_map[PCI_SLOT(dev->devfn)]);
  1134. pcibios_write_config_byte(dev->bus->number, dev->devfn, PCI_INTERRUPT_LINE, dev->irq);
  1135. } else {
  1136. if (Motherboard_non0 != NULL)
  1137. Motherboard_non0(dev);
  1138. }
  1139. }
  1141. /* Setup the Winbond or Via PIB */
  1142. prep_pib_init();
  1144. return;
  1145. }
  1147. pci_for_each_dev(dev) {
  1148. /*
  1149.  * Use our old hard-coded kludge to figure out what
  1150.  * irq this device uses.  This is necessary on things
  1151.  * without residual data. -- Cort
  1152.  */
  1153. unsigned char d = PCI_SLOT(dev->devfn);
  1154. dev->irq = Motherboard_routes[Motherboard_map[d]];
  1156. for ( i = 0 ; i <= 5 ; i++ ) {
  1157. /*
  1158.  * Relocate PCI I/O resources if necessary so the
  1159.  * standard 256MB BAT covers them.
  1160.  */
  1161. if ( (pci_resource_flags(dev, i) & IORESOURCE_IO) &&
  1162.       (dev->resource[i].start > 0x10000000))  {
  1163. printk("Relocating PCI address %lx -> %lxn",
  1164. dev->resource[i].start,
  1165. (dev->resource[i].start & 
  1166.  0x00FFFFFF)| 0x01000000);
  1167. dev->resource[i].start =
  1168. (dev->resource[i].start & 0x00FFFFFF)
  1169. | 0x01000000;
  1170.                 pci_write_config_dword(dev,
  1171. PCI_BASE_ADDRESS_0 + (i*0x4),
  1172. dev->resource[i].start);
  1173. dev->resource[i].end = 
  1174. (dev->resource[i].end & 0x00FFFFFF)
  1175. | 0x01000000;
  1176.         }
  1177. }
  1178. #if 0
  1179. /*
  1180.  * If we have residual data and if it knows about this
  1181.  * device ask it what the irq is.
  1182.  *  -- Cort
  1183.  */
  1184. ppcd = residual_find_device_id( ~0L, dev->device,
  1185.                                 -1,-1,-1, 0);
  1186. #endif
  1187. }
  1188. }
  1190. static void __init
  1191. prep_pcibios_after_init(void)
  1192. {
  1193. struct pci_dev *dev;
  1195. /* If there is a WD 90C, reset the IO BAR to 0x0 (it started that 
  1196.  * way, but the PCI layer relocated it because it thought 0x0 was
  1197.  * invalid for a BAR).
  1198.  * If you don't do this, the card's VGA base will be <IO BAR>+0xc0000
  1199.  * instead of 0xc0000. vgacon.c (for example) is completely unaware of
  1200.  * this little quirk.
  1201.  */
  1202. dev = pci_find_device(PCI_VENDOR_ID_WD, PCI_DEVICE_ID_WD_90C, NULL);
  1203. if (dev) {
  1204. dev->resource[1].end -= dev->resource[1].start;
  1205. dev->resource[1].start = 0;
  1206. /* tell the hardware */
  1207. pci_write_config_dword(dev, PCI_BASE_ADDRESS_1, 0x0);
  1208. }
  1209. }
  1211. static void __init
  1212. prep_init_resource(struct resource *res, unsigned long start,
  1213.    unsigned long end, int flags)
  1214. {
  1215. res->flags = flags;
  1216. res->start = start;
  1217. res->end = end;
  1218. res->name = "PCI host bridge";
  1219. res->parent = NULL;
  1220. res->sibling = NULL;
  1221. res->child = NULL;
  1222. }
  1224. void __init
  1225. prep_find_bridges(void)
  1226. {
  1227. struct pci_controller* hose;
  1229. hose = pcibios_alloc_controller();
  1230. if (!hose)
  1231. return;
  1233. hose->first_busno = 0;
  1234. hose->last_busno = 0xff;
  1235. hose->pci_mem_offset = PREP_ISA_MEM_BASE;
  1236. hose->io_base_phys = PREP_ISA_IO_BASE;
  1237. hose->io_base_virt = (void *)0x80000000; /* see prep_map_io() */
  1238. prep_init_resource(&hose->io_resource, 0, 0x0fffffff, IORESOURCE_IO);
  1239. prep_init_resource(&hose->mem_resources[0], 0xc0000000, 0xfeffffff,
  1240.    IORESOURCE_MEM);
  1242. printk("PReP architecturen");
  1243. {
  1244. #ifdef CONFIG_PREP_RESIDUAL   
  1245. PPC_DEVICE *hostbridge;
  1247. hostbridge = residual_find_device(PROCESSORDEVICE, NULL,
  1248. BridgeController, PCIBridge, -1, 0);
  1249. if (hostbridge &&
  1250. hostbridge->DeviceId.Interface == PCIBridgeIndirect) {
  1251. PnP_TAG_PACKET * pkt;
  1252. pkt = PnP_find_large_vendor_packet(
  1253. res->DevicePnPHeap+hostbridge->AllocatedOffset,
  1254. 3, 0);
  1255. if(pkt) {
  1256. #define p pkt->L4_Pack.L4_Data.L4_PPCPack
  1257. setup_indirect_pci(hose, 
  1258. ld_le32((unsigned *) (p.PPCData)),
  1259. ld_le32((unsigned *) (p.PPCData+8)));
  1260. } else
  1261. setup_indirect_pci(hose, 0x80000cf8, 0x80000cfc);
  1262. } else
  1263. #endif /* CONFIG_PREP_RESIDUAL */
  1264. hose->ops = &prep_pci_ops;
  1265. }
  1267. ppc_md.pcibios_fixup = prep_pcibios_fixup;
  1268. ppc_md.pcibios_after_init = prep_pcibios_after_init;
  1269. }