开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
matroxfb_misc.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：28k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

matroxfb_misc.c：源码内容
  1. /*
  2.  *
  3.  * Hardware accelerated Matrox Millennium I, II, Mystique, G100, G200 and G400
  4.  *
  5.  * (c) 1998,1999,2000,2001 Petr Vandrovec <vandrove@vc.cvut.cz>
  6.  *
  7.  * Portions Copyright (c) 2001 Matrox Graphics Inc.
  8.  *
  9.  * Version: 1.62 2001/11/29
  10.  *
  11.  * MTRR stuff: 1998 Tom Rini <trini@kernel.crashing.org>
  12.  *
  13.  * Contributors: "menion?" <menion@mindless.com>
  14.  *                     Betatesting, fixes, ideas
  15.  *
  16.  *               "Kurt Garloff" <garloff@suse.de>
  17.  *                     Betatesting, fixes, ideas, videomodes, videomodes timmings
  18.  *
  19.  *               "Tom Rini" <trini@kernel.crashing.org>
  20.  *                     MTRR stuff, PPC cleanups, betatesting, fixes, ideas
  21.  *
  22.  *               "Bibek Sahu" <scorpio@dodds.net>
  23.  *                     Access device through readb|w|l and write b|w|l
  24.  *                     Extensive debugging stuff
  25.  *
  26.  *               "Daniel Haun" <haund@usa.net>
  27.  *                     Testing, hardware cursor fixes
  28.  *
  29.  *               "Scott Wood" <sawst46+@pitt.edu>
  30.  *                     Fixes
  31.  *
  32.  *               "Gerd Knorr" <kraxel@goldbach.isdn.cs.tu-berlin.de>
  33.  *                     Betatesting
  34.  *
  35.  *               "Kelly French" <targon@hazmat.com>
  36.  *               "Fernando Herrera" <fherrera@eurielec.etsit.upm.es>
  37.  *                     Betatesting, bug reporting
  38.  *
  39.  *               "Pablo Bianucci" <pbian@pccp.com.ar>
  40.  *                     Fixes, ideas, betatesting
  41.  *
  42.  *               "Inaky Perez Gonzalez" <inaky@peloncho.fis.ucm.es>
  43.  *                     Fixes, enhandcements, ideas, betatesting
  44.  *
  45.  *               "Ryuichi Oikawa" <roikawa@rr.iiij4u.or.jp>
  46.  *                     PPC betatesting, PPC support, backward compatibility
  47.  *
  48.  *               "Paul Womar" <Paul@pwomar.demon.co.uk>
  49.  *               "Owen Waller" <O.Waller@ee.qub.ac.uk>
  50.  *                     PPC betatesting
  51.  *
  52.  *               "Thomas Pornin" <pornin@bolet.ens.fr>
  53.  *                     Alpha betatesting
  54.  *
  55.  *               "Pieter van Leuven" <pvl@iae.nl>
  56.  *               "Ulf Jaenicke-Roessler" <ujr@physik.phy.tu-dresden.de>
  57.  *                     G100 testing
  58.  *
  59.  *               "H. Peter Arvin" <hpa@transmeta.com>
  60.  *                     Ideas
  61.  *
  62.  *               "Cort Dougan" <cort@cs.nmt.edu>
  63.  *                     CHRP fixes and PReP cleanup
  64.  *
  65.  *               "Mark Vojkovich" <mvojkovi@ucsd.edu>
  66.  *                     G400 support
  67.  *
  68.  *               "David C. Hansen" <haveblue@us.ibm.com>
  69.  *                     Fixes
  70.  *
  71.  * (following author is not in any relation with this code, but his code
  72.  *  is included in this driver)
  73.  *
  74.  * Based on framebuffer driver for VBE 2.0 compliant graphic boards
  75.  *     (c) 1998 Gerd Knorr <kraxel@cs.tu-berlin.de>
  76.  *
  77.  * (following author is not in any relation with this code, but his ideas
  78.  *  were used when writting this driver)
  79.  *
  80.  *  FreeVBE/AF (Matrox), "Shawn Hargreaves" <shawn@talula.demon.co.uk>
  81.  *
  82.  */
  84. /* make checkconfig does not check includes for this... */
  85. #include <linux/config.h>
  87. #include "matroxfb_misc.h"
  88. #include <linux/interrupt.h>
  89. #include <linux/matroxfb.h>
  91. void matroxfb_createcursorshape(WPMINFO struct display* p, int vmode) {
  92. unsigned int h;
  93. unsigned int cu, cd;
  95. h = fontheight(p);
  97. if (vmode & FB_VMODE_DOUBLE)
  98. h *= 2;
  99. cd = h;
  100. if (cd >= 10)
  101. cd--;
  102. switch (ACCESS_FBINFO(cursor.type) = (p->conp->vc_cursor_type & CUR_HWMASK)) {
  103. case CUR_NONE:
  104. cu = cd;
  105. break;
  106. case CUR_UNDERLINE:
  107. cu = cd - 2;
  108. break;
  109. case CUR_LOWER_THIRD:
  110. cu = (h * 2) / 3;
  111. break;
  112. case CUR_LOWER_HALF:
  113. cu = h / 2;
  114. break;
  115. case CUR_TWO_THIRDS:
  116. cu = h / 3;
  117. break;
  118. case CUR_BLOCK:
  119. default:
  120. cu = 0;
  121. cd = h;
  122. break;
  123. }
  124. ACCESS_FBINFO(cursor.w) = fontwidth(p);
  125. ACCESS_FBINFO(cursor.u) = cu;
  126. ACCESS_FBINFO(cursor.d) = cd;
  127. }
  129. void matroxfb_DAC_out(CPMINFO int reg, int val) {
  130. DBG_REG("outDAC");
  131. mga_outb(M_RAMDAC_BASE+M_X_INDEX, reg);
  132. mga_outb(M_RAMDAC_BASE+M_X_DATAREG, val);
  133. }
  135. int matroxfb_DAC_in(CPMINFO int reg) {
  136. DBG_REG("inDAC");
  137. mga_outb(M_RAMDAC_BASE+M_X_INDEX, reg);
  138. return mga_inb(M_RAMDAC_BASE+M_X_DATAREG);
  139. }
  141. void matroxfb_var2my(struct fb_var_screeninfo* var, struct my_timming* mt) {
  142. unsigned int pixclock = var->pixclock;
  144. DBG("var2my")
  146. if (!pixclock) pixclock = 10000; /* 10ns = 100MHz */
  147. mt->pixclock = 1000000000 / pixclock;
  148. if (mt->pixclock < 1) mt->pixclock = 1;
  149. mt->dblscan = var->vmode & FB_VMODE_DOUBLE;
  150. mt->interlaced = var->vmode & FB_VMODE_INTERLACED;
  151. mt->HDisplay = var->xres;
  152. mt->HSyncStart = mt->HDisplay + var->right_margin;
  153. mt->HSyncEnd = mt->HSyncStart + var->hsync_len;
  154. mt->HTotal = mt->HSyncEnd + var->left_margin;
  155. mt->VDisplay = var->yres;
  156. mt->VSyncStart = mt->VDisplay + var->lower_margin;
  157. mt->VSyncEnd = mt->VSyncStart + var->vsync_len;
  158. mt->VTotal = mt->VSyncEnd + var->upper_margin;
  159. mt->sync = var->sync;
  160. }
  162. int matroxfb_PLL_calcclock(const struct matrox_pll_features* pll, unsigned int freq, unsigned int fmax,
  163. unsigned int* in, unsigned int* feed, unsigned int* post) {
  164. unsigned int bestdiff = ~0;
  165. unsigned int bestvco = 0;
  166. unsigned int fxtal = pll->ref_freq;
  167. unsigned int fwant;
  168. unsigned int p;
  170. DBG("PLL_calcclock")
  172. fwant = freq;
  174. #ifdef DEBUG
  175. printk(KERN_ERR "post_shift_max: %dn", pll->post_shift_max);
  176. printk(KERN_ERR "ref_freq: %dn", pll->ref_freq);
  177. printk(KERN_ERR "freq: %dn", freq);
  178. printk(KERN_ERR "vco_freq_min: %dn", pll->vco_freq_min);
  179. printk(KERN_ERR "in_div_min: %dn", pll->in_div_min);
  180. printk(KERN_ERR "in_div_max: %dn", pll->in_div_max);
  181. printk(KERN_ERR "feed_div_min: %dn", pll->feed_div_min);
  182. printk(KERN_ERR "feed_div_max: %dn", pll->feed_div_max);
  183. printk(KERN_ERR "fmax: %dn", fmax);
  184. #endif
  185. for (p = 1; p <= pll->post_shift_max; p++) {
  186. if (fwant * 2 > fmax)
  187. break;
  188. fwant *= 2;
  189. }
  190. if (fwant < pll->vco_freq_min) fwant = pll->vco_freq_min;
  191. if (fwant > fmax) fwant = fmax;
  192. for (; p-- > 0; fwant >>= 1, bestdiff >>= 1) {
  193. unsigned int m;
  195. if (fwant < pll->vco_freq_min) break;
  196. for (m = pll->in_div_min; m <= pll->in_div_max; m++) {
  197. unsigned int diff, fvco;
  198. unsigned int n;
  200. n = (fwant * (m + 1) + (fxtal >> 1)) / fxtal - 1;
  201. if (n > pll->feed_div_max)
  202. break;
  203. if (n < pll->feed_div_min)
  204. n = pll->feed_div_min;
  205. fvco = (fxtal * (n + 1)) / (m + 1);
  206. if (fvco < fwant)
  207. diff = fwant - fvco;
  208. else
  209. diff = fvco - fwant;
  210. if (diff < bestdiff) {
  211. bestdiff = diff;
  212. *post = p;
  213. *in = m;
  214. *feed = n;
  215. bestvco = fvco;
  216. }
  217. }
  218. }
  219. dprintk(KERN_ERR "clk: %02X %02X %02X %d %d %dn", *in, *feed, *post, fxtal, bestvco, fwant);
  220. return bestvco;
  221. }
  223. int matroxfb_vgaHWinit(WPMINFO struct my_timming* m, struct display* p) {
  224. unsigned int hd, hs, he, hbe, ht;
  225. unsigned int vd, vs, ve, vt;
  226. unsigned int wd;
  227. unsigned int divider;
  228. int i;
  229. int text = p->type == FB_TYPE_TEXT;
  230. int fwidth;
  231. struct matrox_hw_state * const hw = &ACCESS_FBINFO(hw);
  233. if (text) {
  234. fwidth = fontwidth(p);
  235. if (!fwidth) fwidth = 8;
  236. } else
  237. fwidth = 8;
  239. DBG("vgaHWinit")
  241. hw->SEQ[0] = 0x00;
  242. if (fwidth == 9)
  243. hw->SEQ[1] = 0x00;
  244. else
  245. hw->SEQ[1] = 0x01; /* or 0x09 */
  246. hw->SEQ[2] = 0x0F; /* bitplanes */
  247. hw->SEQ[3] = 0x00;
  248. if (text)
  249. hw->SEQ[4] = 0x02;
  250. else
  251. hw->SEQ[4] = 0x0E;
  252. /* CRTC 0..7, 9, 16..19, 21, 22 are reprogrammed by Matrox Millennium code... Hope that by MGA1064 too */
  253. if (m->dblscan) {
  254. m->VTotal <<= 1;
  255. m->VDisplay <<= 1;
  256. m->VSyncStart <<= 1;
  257. m->VSyncEnd <<= 1;
  258. }
  259. if (m->interlaced) {
  260. m->VTotal >>= 1;
  261. m->VDisplay >>= 1;
  262. m->VSyncStart >>= 1;
  263. m->VSyncEnd >>= 1;
  264. }
  266. /* GCTL is ignored when not using 0xA0000 aperture */
  267. hw->GCTL[0] = 0x00;
  268. hw->GCTL[1] = 0x00;
  269. hw->GCTL[2] = 0x00;
  270. hw->GCTL[3] = 0x00;
  271. hw->GCTL[4] = 0x00;
  272. if (text) {
  273. hw->GCTL[5] = 0x10;
  274. hw->GCTL[6] = 0x02;
  275. } else {
  276. hw->GCTL[5] = 0x40;
  277. hw->GCTL[6] = 0x05;
  278. }
  279. hw->GCTL[7] = 0x0F;
  280. hw->GCTL[8] = 0xFF;
  282. /* Whole ATTR is ignored in PowerGraphics mode */
  283. for (i = 0; i < 16; i++)
  284. hw->ATTR[i] = i;
  285. if (text) {
  286. hw->ATTR[16] = 0x04;
  287. } else {
  288. hw->ATTR[16] = 0x41;
  289. }
  290. hw->ATTR[17] = 0xFF;
  291. hw->ATTR[18] = 0x0F;
  292. if (fwidth == 9)
  293. hw->ATTR[19] = 0x08;
  294. else
  295. hw->ATTR[19] = 0x00;
  296. hw->ATTR[20] = 0x00;
  298. if (text) {
  299. hd = m->HDisplay / fwidth;
  300. hs = m->HSyncStart / fwidth;
  301. he = m->HSyncEnd / fwidth;
  302. ht = m->HTotal / fwidth;
  303. divider = 8;
  304. } else {
  305. hd = m->HDisplay >> 3;
  306. hs = m->HSyncStart >> 3;
  307. he = m->HSyncEnd >> 3;
  308. ht = m->HTotal >> 3;
  309. /* standard timmings are in 8pixels, but for interleaved we cannot */
  310. /* do it for 4bpp (because of (4bpp >> 1(interleaved))/4 == 0) */
  311. /* using 16 or more pixels per unit can save us */
  312. divider = ACCESS_FBINFO(curr.final_bppShift);
  313. }
  314. while (divider & 3) {
  315. hd >>= 1;
  316. hs >>= 1;
  317. he >>= 1;
  318. ht >>= 1;
  319. divider <<= 1;
  320. }
  321. divider = divider / 4;
  322. /* divider can be from 1 to 8 */
  323. while (divider > 8) {
  324. hd <<= 1;
  325. hs <<= 1;
  326. he <<= 1;
  327. ht <<= 1;
  328. divider >>= 1;
  329. }
  330. hd = hd - 1;
  331. hs = hs - 1;
  332. he = he - 1;
  333. ht = ht - 1;
  334. vd = m->VDisplay - 1;
  335. vs = m->VSyncStart - 1;
  336. ve = m->VSyncEnd - 1;
  337. vt = m->VTotal - 2;
  338. /* G200 cannot work with (ht & 7) == 6 */
  339. if (((ht & 0x07) == 0x06) || ((ht & 0x0F) == 0x04))
  340. ht++;
  341. if (text) {
  342. hbe = ht - 1;
  343. wd = p->var.xres_virtual / (fwidth * 2);
  344. } else {
  345. hbe = ht;
  346. wd = p->var.xres_virtual * ACCESS_FBINFO(curr.final_bppShift) / 64;
  347. }
  349. hw->CRTCEXT[0] = 0;
  350. hw->CRTCEXT[5] = 0;
  351. if (m->interlaced) {
  352. hw->CRTCEXT[0] = 0x80;
  353. hw->CRTCEXT[5] = (hs + he - ht) >> 1;
  354. if (!m->dblscan)
  355. wd <<= 1;
  356. vt &= ~1;
  357. }
  358. hw->CRTCEXT[0] |=  (wd & 0x300) >> 4;
  359. hw->CRTCEXT[1] = (((ht - 4) & 0x100) >> 8) |
  360.   ((hd      & 0x100) >> 7) | /* blanking */
  361.   ((hs      & 0x100) >> 6) | /* sync start */
  362.    (hbe     & 0x040);  /* end hor. blanking */
  363. if (ACCESS_FBINFO(output.ph) & MATROXFB_OUTPUT_CONN_SECONDARY)
  364. hw->CRTCEXT[1] |= 0x88; /* enable horizontal and vertical vidrst */
  365. hw->CRTCEXT[2] =  ((vt & 0xC00) >> 10) |
  366.   ((vd & 0x400) >>  8) | /* disp end */
  367.   ((vd & 0xC00) >>  7) | /* vblanking start */
  368.   ((vs & 0xC00) >>  5);
  369. if (text)
  370. hw->CRTCEXT[3] = 0x00;
  371. else
  372. hw->CRTCEXT[3] = (divider - 1) | 0x80;
  373. hw->CRTCEXT[4] = 0;
  375. hw->CRTC[0] = ht-4;
  376. hw->CRTC[1] = hd;
  377. hw->CRTC[2] = hd;
  378. hw->CRTC[3] = (hbe & 0x1F) | 0x80;
  379. hw->CRTC[4] = hs;
  380. hw->CRTC[5] = ((hbe & 0x20) << 2) | (he & 0x1F);
  381. if (text)
  382. hw->CRTC[5] |= 0x60; /* delay sync for 3 clocks (to same picture position on MGA and VGA) */
  383. hw->CRTC[6] = vt & 0xFF;
  384. hw->CRTC[7] = ((vt & 0x100) >> 8) |
  385.       ((vd & 0x100) >> 7) |
  386.       ((vs & 0x100) >> 6) |
  387.       ((vd & 0x100) >> 5) |
  388.       0x10                |
  389.       ((vt & 0x200) >> 4) |
  390.       ((vd & 0x200) >> 3) |
  391.       ((vs & 0x200) >> 2);
  392. hw->CRTC[8] = 0x00;
  393. hw->CRTC[9] = ((vd & 0x200) >> 4) | 0x40;
  394. if (text)
  395. hw->CRTC[9] |= fontheight(p) - 1;
  396. if (m->dblscan && !m->interlaced)
  397. hw->CRTC[9] |= 0x80;
  398. for (i = 10; i < 16; i++)
  399. hw->CRTC[i] = 0x00;
  400. hw->CRTC[16] = vs /* & 0xFF */;
  401. hw->CRTC[17] = (ve & 0x0F) | 0x20;
  402. hw->CRTC[18] = vd /* & 0xFF */;
  403. hw->CRTC[19] = wd /* & 0xFF */;
  404. hw->CRTC[20] = 0x00;
  405. hw->CRTC[21] = vd /* & 0xFF */;
  406. hw->CRTC[22] = (vt + 1) /* & 0xFF */;
  407. if (text) {
  408. if (ACCESS_FBINFO(devflags.textmode) == 1)
  409. hw->CRTC[23] = 0xC3;
  410. else
  411. hw->CRTC[23] = 0xA3;
  412. if (ACCESS_FBINFO(devflags.textmode) == 4)
  413. hw->CRTC[20] = 0x5F;
  414. else
  415. hw->CRTC[20] = 0x1F;
  416. } else
  417. hw->CRTC[23] = 0xC3;
  418. hw->CRTC[24] = 0xFF;
  419. return 0;
  420. };
  422. void matroxfb_vgaHWrestore(WPMINFO2) {
  423. int i;
  424. struct matrox_hw_state * const hw = &ACCESS_FBINFO(hw);
  425. CRITFLAGS
  427. DBG("vgaHWrestore")
  429. dprintk(KERN_INFO "MiscOutReg: %02Xn", hw->MiscOutReg);
  430. dprintk(KERN_INFO "SEQ regs:   ");
  431. for (i = 0; i < 5; i++)
  432. dprintk("%02X:", hw->SEQ[i]);
  433. dprintk("n");
  434. dprintk(KERN_INFO "GDC regs:   ");
  435. for (i = 0; i < 9; i++)
  436. dprintk("%02X:", hw->GCTL[i]);
  437. dprintk("n");
  438. dprintk(KERN_INFO "CRTC regs: ");
  439. for (i = 0; i < 25; i++)
  440. dprintk("%02X:", hw->CRTC[i]);
  441. dprintk("n");
  442. dprintk(KERN_INFO "ATTR regs: ");
  443. for (i = 0; i < 21; i++)
  444. dprintk("%02X:", hw->ATTR[i]);
  445. dprintk("n");
  447. CRITBEGIN
  449. mga_inb(M_ATTR_RESET);
  450. mga_outb(M_ATTR_INDEX, 0);
  451. mga_outb(M_MISC_REG, hw->MiscOutReg);
  452. for (i = 1; i < 5; i++)
  453. mga_setr(M_SEQ_INDEX, i, hw->SEQ[i]);
  454. mga_setr(M_CRTC_INDEX, 17, hw->CRTC[17] & 0x7F);
  455. for (i = 0; i < 25; i++)
  456. mga_setr(M_CRTC_INDEX, i, hw->CRTC[i]);
  457. for (i = 0; i < 9; i++)
  458. mga_setr(M_GRAPHICS_INDEX, i, hw->GCTL[i]);
  459. for (i = 0; i < 21; i++) {
  460. mga_inb(M_ATTR_RESET);
  461. mga_outb(M_ATTR_INDEX, i);
  462. mga_outb(M_ATTR_INDEX, hw->ATTR[i]);
  463. }
  464. mga_outb(M_PALETTE_MASK, 0xFF);
  465. mga_outb(M_DAC_REG, 0x00);
  466. for (i = 0; i < 768; i++)
  467. mga_outb(M_DAC_VAL, hw->DACpal[i]);
  468. mga_inb(M_ATTR_RESET);
  469. mga_outb(M_ATTR_INDEX, 0x20);
  471. CRITEND
  472. }
  474. void matroxfb_fastfont_init(struct matrox_fb_info* minfo){
  475. unsigned int size;
  477. size = ACCESS_FBINFO(fastfont.size);
  478. ACCESS_FBINFO(fastfont.size) = 0;
  479. if (size) {
  480. unsigned int end = ACCESS_FBINFO(video.len_usable);
  482. if (size < end) {
  483. unsigned int start;
  485. start = (end - size) & PAGE_MASK;
  486. if (start >= 0x00100000) {
  487. ACCESS_FBINFO(video.len_usable) = start;
  488. ACCESS_FBINFO(fastfont.mgabase) = start * 8;
  489. ACCESS_FBINFO(fastfont.vbase) = ACCESS_FBINFO(video.vbase);
  490. vaddr_add(&ACCESS_FBINFO(fastfont.vbase), start);
  491. ACCESS_FBINFO(fastfont.size) = end - start;
  492. }
  493. }
  494. }
  495. }
  497. #ifndef FNTCHARCNT
  498. #define FNTCHARCNT(fd) (((int *)(fd))[-3])
  499. #endif
  501. int matrox_text_loadfont(WPMINFO struct display* p) {
  502. unsigned int fsize;
  503. unsigned int width;
  504. vaddr_t dst;
  505. unsigned int i;
  506. u_int8_t* font;
  507. CRITFLAGS
  509. if (!p || !p->fontdata)
  510. return 0;
  511. width = fontwidth(p);
  512. fsize = p->userfont?FNTCHARCNT(p->fontdata):256;
  514. dst = ACCESS_FBINFO(video.vbase);
  515. i = 2;
  516. font = (u_int8_t*)p->fontdata;
  518. CRITBEGIN
  520. mga_setr(M_SEQ_INDEX, 0x02, 0x04);
  521. while (fsize--) {
  522. int l;
  524. for (l = 0; l < fontheight(p); l++) {
  525. mga_writeb(dst, i, *font++);
  526. if (fontwidth(p) > 8) font++;
  527. i += ACCESS_FBINFO(devflags.vgastep);
  528. }
  529. i += (32 - fontheight(p)) * ACCESS_FBINFO(devflags.vgastep);
  530. }
  531. mga_setr(M_SEQ_INDEX, 0x02, 0x03);
  533. CRITEND
  535. return 1;
  536. }
  538. int matroxfb_fastfont_tryset(WPMINFO struct display* p) {
  539. unsigned int fsize;
  540. unsigned int width;
  541. CRITFLAGS
  543. if (!p || !p->fontdata)
  544. return 0;
  545. width = fontwidth(p);
  546. if (width > 32)
  547. return 0;
  548. fsize = (p->userfont?FNTCHARCNT(p->fontdata):256) * fontheight(p);
  549. if (((fsize * width + 31) / 32) * 4 > ACCESS_FBINFO(fastfont.size))
  550. return 0;
  552. CRITBEGIN
  554. mga_outl(M_OPMODE, M_OPMODE_8BPP);
  555. if (width <= 8) {
  556. if (width == 8)
  557. mga_memcpy_toio(ACCESS_FBINFO(fastfont.vbase), 0, p->fontdata, fsize);
  558. else {
  559. vaddr_t dst;
  560. unsigned int i;
  561. u_int8_t* font;
  562. u_int32_t mask, valid, reg;
  564. dst = ACCESS_FBINFO(fastfont.vbase);
  565. font = (u_int8_t*)p->fontdata;
  566. mask = ~0 << (8 - width);
  567. valid = 0;
  568. reg = 0;
  569. i = 0;
  570. while (fsize--) {
  571. reg |= (*font++ & mask) << (8 - valid);
  572. valid += width;
  573. if (valid >= 8) {
  574. mga_writeb(dst, i++, reg >> 8);
  575. reg = reg << 8;
  576. valid -= 8;
  577. }
  578. }
  579. if (valid)
  580. mga_writeb(dst, i, reg >> 8);
  581. }
  582. } else if (width <= 16) {
  583. if (width == 16)
  584. mga_memcpy_toio(ACCESS_FBINFO(fastfont.vbase), 0, p->fontdata, fsize*2);
  585. else {
  586. vaddr_t dst;
  587. u_int16_t* font;
  588. u_int32_t mask, valid, reg;
  589. unsigned int i;
  591. dst = ACCESS_FBINFO(fastfont.vbase);
  592. font = (u_int16_t*)p->fontdata;
  593. mask = ~0 << (16 - width);
  594. valid = 0;
  595. reg = 0;
  596. i = 0;
  597. while (fsize--) {
  598. reg |= (ntohs(*font++) & mask) << (16 - valid);
  599. valid += width;
  600. if (valid >= 16) {
  601. mga_writew(dst, i, htons(reg >> 16));
  602. i += 2;
  603. reg = reg << 16;
  604. valid -= 16;
  605. }
  606. }
  607. if (valid)
  608. mga_writew(dst, i, htons(reg >> 16));
  609. }
  610. } else {
  611. if (width == 32)
  612. mga_memcpy_toio(ACCESS_FBINFO(fastfont.vbase), 0, p->fontdata, fsize*4);
  613. else {
  614. vaddr_t dst;
  615. u_int32_t* font;
  616. u_int32_t mask, valid, reg;
  617. unsigned int i;
  619. dst = ACCESS_FBINFO(fastfont.vbase);
  620. font = (u_int32_t*)p->fontdata;
  621. mask = ~0 << (32 - width);
  622. valid = 0;
  623. reg = 0;
  624. i = 0;
  625. while (fsize--) {
  626. reg |= (ntohl(*font) & mask) >> valid;
  627. valid += width;
  628. if (valid >= 32) {
  629. mga_writel(dst, i, htonl(reg));
  630. i += 4;
  631. valid -= 32;
  632. if (valid)
  633. reg = (ntohl(*font) & mask) << (width - valid);
  634. else
  635. reg = 0;
  636. }
  637. font++;
  638. }
  639. if (valid)
  640. mga_writel(dst, i, htonl(reg));
  641. }
  642. }
  643. mga_outl(M_OPMODE, ACCESS_FBINFO(accel.m_opmode));
  645. CRITEND
  647. return 1;
  648. }
  650. static void get_pins(unsigned char* pins, struct matrox_bios* bd) {
  651. unsigned int b0 = readb(pins);
  653. if (b0 == 0x2E && readb(pins+1) == 0x41) {
  654. unsigned int pins_len = readb(pins+2);
  655. unsigned int i;
  656. unsigned char cksum;
  657. unsigned char* dst = bd->pins;
  659. if (pins_len < 3 || pins_len > 128) {
  660. return;
  661. }
  662. *dst++ = 0x2E;
  663. *dst++ = 0x41;
  664. *dst++ = pins_len;
  665. cksum = 0x2E + 0x41 + pins_len;
  666. for (i = 3; i < pins_len; i++) {
  667. cksum += *dst++ = readb(pins+i);
  668. }
  669. if (cksum) {
  670. return;
  671. }
  672. bd->pins_len = pins_len;
  673. } else if (b0 == 0x40 && readb(pins+1) == 0x00) {
  674. unsigned int i;
  675. unsigned char* dst = bd->pins;
  677. *dst++ = 0x40;
  678. *dst++ = 0;
  679. for (i = 2; i < 0x40; i++) {
  680. *dst++ = readb(pins+i);
  681. }
  682. bd->pins_len = 0x40;
  683. }
  684. }
  686. static void get_bios_version(unsigned char* vbios, struct matrox_bios* bd) {
  687. unsigned int pcir_offset;
  689. pcir_offset = readb(vbios + 24) | (readb(vbios + 25) << 8);
  690. if (pcir_offset >= 26 && pcir_offset < 0xFFE0 &&
  691.     readb(vbios + pcir_offset    ) == 'P' &&
  692.     readb(vbios + pcir_offset + 1) == 'C' &&
  693.     readb(vbios + pcir_offset + 2) == 'I' &&
  694.     readb(vbios + pcir_offset + 3) == 'R') {
  695. unsigned char h;
  697. h = readb(vbios + pcir_offset + 0x12);
  698. bd->version.vMaj = (h >> 4) & 0xF;
  699. bd->version.vMin = h & 0xF;
  700. bd->version.vRev = readb(vbios + pcir_offset + 0x13);
  701. } else {
  702. unsigned char h;
  704. h = readb(vbios + 5);
  705. bd->version.vMaj = (h >> 4) & 0xF;
  706. bd->version.vMin = h & 0xF;
  707. bd->version.vRev = 0;
  708. }
  709. }
  711. static void get_bios_output(unsigned char* vbios, struct matrox_bios* bd) {
  712. unsigned char b;
  714. b = readb(vbios + 0x7FF1);
  715. if (b == 0xFF) {
  716. b = 0;
  717. }
  718. bd->output.state = b;
  719. }
  721. static void get_bios_tvout(unsigned char* vbios, struct matrox_bios* bd) {
  722. unsigned int i;
  724. /* Check for 'IBM .*(V....TVO' string - it means TVO BIOS */
  725. bd->output.tvout = 0;
  726. if (readb(vbios + 0x1D) != 'I' ||
  727.     readb(vbios + 0x1E) != 'B' ||
  728.     readb(vbios + 0x1F) != 'M' ||
  729.     readb(vbios + 0x20) != ' ') {
  730.      return;
  731. }
  732. for (i = 0x2D; i < 0x2D + 128; i++) {
  733. unsigned char b = readb(vbios + i);
  735. if (b == '(' && readb(vbios + i + 1) == 'V') {
  736. if (readb(vbios + i + 6) == 'T' &&
  737.     readb(vbios + i + 7) == 'V' &&
  738.     readb(vbios + i + 8) == 'O') {
  739. bd->output.tvout = 1;
  740. }
  741. return;
  742. }
  743. if (b == 0)
  744. break;
  745. }
  746. }
  748. static void parse_bios(unsigned char* vbios, struct matrox_bios* bd) {
  749. unsigned int pins_offset;
  751. if (readb(vbios) != 0x55 || readb(vbios + 1) != 0xAA) {
  752. return;
  753. }
  754. bd->bios_valid = 1;
  755. get_bios_version(vbios, bd);
  756. get_bios_output(vbios, bd);
  757. get_bios_tvout(vbios, bd);
  758. pins_offset = readb(vbios + 0x7FFC) | (readb(vbios + 0x7FFD) << 8);
  759. if (pins_offset <= 0xFF80) {
  760. get_pins(vbios + pins_offset, bd);
  761. }
  762. }
  764. #define get_u16(x) (le16_to_cpu(get_unaligned((__u16*)(x))))
  765. #define get_u32(x) (le32_to_cpu(get_unaligned((__u32*)(x))))
  766. static int parse_pins1(WPMINFO const struct matrox_bios* bd) {
  767. unsigned int maxdac;
  769. switch (bd->pins[22]) {
  770. case 0: maxdac = 175000; break;
  771. case 1: maxdac = 220000; break;
  772. default: maxdac = 240000; break;
  773. }
  774. if (get_u16(bd->pins + 24)) {
  775. maxdac = get_u16(bd->pins + 24) * 10;
  776. }
  777. MINFO->limits.pixel.vcomax = maxdac;
  778. MINFO->values.pll.system = get_u16(bd->pins + 28) ? get_u16(bd->pins + 28) * 10 : 50000;
  779. /* ignore 4MB, 8MB, module clocks */
  780. MINFO->features.pll.ref_freq = 14318;
  781. MINFO->values.reg.mctlwtst = 0x00030101;
  782. return 0;
  783. }
  785. static void default_pins1(WPMINFO2) {
  786. /* Millennium */
  787. MINFO->limits.pixel.vcomax = 220000;
  788. MINFO->values.pll.system =  50000;
  789. MINFO->features.pll.ref_freq =  14318;
  790. MINFO->values.reg.mctlwtst = 0x00030101;
  791. }
  793. static int parse_pins2(WPMINFO const struct matrox_bios* bd) {
  794. MINFO->limits.pixel.vcomax =
  795. MINFO->limits.system.vcomax = (bd->pins[41] == 0xFF) ? 230000 : ((bd->pins[41] + 100) * 1000);
  796. MINFO->values.reg.mctlwtst = ((bd->pins[51] & 0x01) ? 0x00000001 : 0) |
  797.   ((bd->pins[51] & 0x02) ? 0x00000100 : 0) |
  798.   ((bd->pins[51] & 0x04) ? 0x00010000 : 0) |
  799.   ((bd->pins[51] & 0x08) ? 0x00020000 : 0);
  800. MINFO->values.pll.system = (bd->pins[43] == 0xFF) ? 50000 : ((bd->pins[43] + 100) * 1000);
  801. MINFO->features.pll.ref_freq = 14318;
  802. return 0;
  803. }
  805. static void default_pins2(WPMINFO2) {
  806. /* Millennium II, Mystique */
  807. MINFO->limits.pixel.vcomax =
  808. MINFO->limits.system.vcomax = 230000;
  809. MINFO->values.reg.mctlwtst = 0x00030101;
  810. MINFO->values.pll.system =  50000;
  811. MINFO->features.pll.ref_freq =  14318;
  812. }
  814. static int parse_pins3(WPMINFO const struct matrox_bios* bd) {
  815. MINFO->limits.pixel.vcomax =
  816. MINFO->limits.system.vcomax = (bd->pins[36] == 0xFF) ? 230000 : ((bd->pins[36] + 100) * 1000);
  817. MINFO->values.reg.mctlwtst = get_u32(bd->pins + 48) == 0xFFFFFFFF ? 0x01250A21 : get_u32(bd->pins + 48);
  818. /* memory config */
  819. MINFO->values.reg.memrdbk = ((bd->pins[57] << 21) & 0x1E000000) |
  820.   ((bd->pins[57] << 22) & 0x00C00000) |
  821.   ((bd->pins[56] <<  1) & 0x000001E0) |
  822.   ( bd->pins[56]        & 0x0000000F);
  823. MINFO->values.reg.opt = (bd->pins[54] & 7) << 10;
  824. MINFO->values.reg.opt2 = bd->pins[58] << 12;
  825. MINFO->features.pll.ref_freq = (bd->pins[52] & 0x20) ? 14318 : 27000;
  826. return 0;
  827. }
  829. static void default_pins3(WPMINFO2) {
  830. /* G100, G200 */
  831. MINFO->limits.pixel.vcomax =
  832. MINFO->limits.system.vcomax = 230000;
  833. MINFO->values.reg.mctlwtst = 0x01250A21;
  834. MINFO->values.reg.memrdbk = 0x00000000;
  835. MINFO->values.reg.opt = 0x00000C00;
  836. MINFO->values.reg.opt2 = 0x00000000;
  837. MINFO->features.pll.ref_freq =  27000;
  838. }
  840. static int parse_pins4(WPMINFO const struct matrox_bios* bd) {
  841. MINFO->limits.pixel.vcomax = (bd->pins[ 39] == 0xFF) ? 230000 : bd->pins[ 39] * 4000;
  842. MINFO->limits.system.vcomax = (bd->pins[ 38] == 0xFF) ? MINFO->limits.pixel.vcomax : bd->pins[ 38] * 4000;
  843. MINFO->values.reg.mctlwtst = get_u32(bd->pins + 71);
  844. MINFO->values.reg.memrdbk = ((bd->pins[87] << 21) & 0x1E000000) |
  845.   ((bd->pins[87] << 22) & 0x00C00000) |
  846.   ((bd->pins[86] <<  1) & 0x000001E0) |
  847.   ( bd->pins[86]        & 0x0000000F);
  848. MINFO->values.reg.opt = ((bd->pins[53] << 15) & 0x00400000) |
  849.   ((bd->pins[53] << 22) & 0x10000000) |
  850.   ((bd->pins[53] << 10) & 0x00001C00);
  851. MINFO->values.reg.opt3 = get_u32(bd->pins + 67);
  852. MINFO->values.pll.system = (bd->pins[ 65] == 0xFF) ? 200000  : bd->pins[ 65] * 4000;
  853. MINFO->features.pll.ref_freq = (bd->pins[ 92] & 0x01) ? 14318 : 27000;
  854. return 0;
  855. }
  857. static void default_pins4(WPMINFO2) {
  858. /* G400 */
  859. MINFO->limits.pixel.vcomax =
  860. MINFO->limits.system.vcomax = 252000;
  861. MINFO->values.reg.mctlwtst = 0x04A450A1;
  862. MINFO->values.reg.memrdbk = 0x000000E7;
  863. MINFO->values.reg.opt = 0x10000400;
  864. MINFO->values.reg.opt3 = 0x0190A419;
  865. MINFO->values.pll.system = 200000;
  866. MINFO->features.pll.ref_freq = 27000;
  867. }
  869. static int parse_pins5(WPMINFO const struct matrox_bios* bd) {
  870. unsigned int mult;
  872. mult = bd->pins[4]?8000:6000;
  874. MINFO->limits.pixel.vcomax = (bd->pins[ 38] == 0xFF) ? 600000 : bd->pins[ 38] * mult;
  875. MINFO->limits.system.vcomax = (bd->pins[ 36] == 0xFF) ? MINFO->limits.pixel.vcomax : bd->pins[ 39] * mult;
  876. MINFO->limits.video.vcomax = (bd->pins[ 37] == 0xFF) ? MINFO->limits.system.vcomax : bd->pins[ 37] * mult;
  877. MINFO->limits.pixel.vcomin = (bd->pins[123] == 0xFF) ? 256000 : bd->pins[123] * mult;
  878. MINFO->limits.system.vcomin = (bd->pins[121] == 0xFF) ? MINFO->limits.pixel.vcomin : bd->pins[121] * mult;
  879. MINFO->limits.video.vcomin = (bd->pins[122] == 0xFF) ? MINFO->limits.system.vcomin : bd->pins[122] * mult;
  880. MINFO->values.pll.system =
  881. MINFO->values.pll.video = (bd->pins[ 92] == 0xFF) ? 284000 : bd->pins[ 92] * 4000;
  882. MINFO->values.reg.opt = get_u32(bd->pins+ 48);
  883. MINFO->values.reg.opt2 = get_u32(bd->pins+ 52);
  884. MINFO->values.reg.opt3 = get_u32(bd->pins+ 94);
  885. MINFO->values.reg.mctlwtst = get_u32(bd->pins+ 98);
  886. MINFO->values.reg.memmisc = get_u32(bd->pins+102);
  887. MINFO->values.reg.memrdbk = get_u32(bd->pins+106);
  888. MINFO->features.pll.ref_freq = (bd->pins[110] & 0x01) ? 14318 : 27000;
  889. MINFO->values.memory.ddr = (bd->pins[114] & 0x60) == 0x20;
  890. MINFO->values.memory.dll = (bd->pins[115] & 0x02) != 0;
  891. MINFO->values.memory.emrswen = (bd->pins[115] & 0x01) != 0;
  892. MINFO->values.reg.maccess = MINFO->values.memory.emrswen ? 0x00004000 : 0x00000000;
  893. if (bd->pins[115] & 4) {
  894. MINFO->values.reg.mctlwtst_core = MINFO->values.reg.mctlwtst;
  895. } else {
  896. u_int32_t wtst_xlat[] = { 0, 1, 5, 6, 7, 5, 2, 3 };
  897. MINFO->values.reg.mctlwtst_core = (MINFO->values.reg.mctlwtst & ~7) |
  898.                                   wtst_xlat[MINFO->values.reg.mctlwtst & 7];
  899. }
  900. return 0;
  901. }
  903. static void default_pins5(WPMINFO2) {
  904. /* Mine 16MB G450 with SDRAM DDR */
  905. MINFO->limits.pixel.vcomax =
  906. MINFO->limits.system.vcomax =
  907. MINFO->limits.video.vcomax = 600000;
  908. MINFO->limits.pixel.vcomin =
  909. MINFO->limits.system.vcomin =
  910. MINFO->limits.video.vcomin = 256000;
  911. MINFO->values.pll.system =
  912. MINFO->values.pll.video = 284000;
  913. MINFO->values.reg.opt = 0x404A1160;
  914. MINFO->values.reg.opt2 = 0x0000AC00;
  915. MINFO->values.reg.opt3 = 0x0090A409;
  916. MINFO->values.reg.mctlwtst_core =
  917. MINFO->values.reg.mctlwtst = 0x0C81462B;
  918. MINFO->values.reg.memmisc = 0x80000004;
  919. MINFO->values.reg.memrdbk = 0x01001103;
  920. MINFO->features.pll.ref_freq = 27000;
  921. MINFO->values.memory.ddr = 1;
  922. MINFO->values.memory.dll = 1;
  923. MINFO->values.memory.emrswen = 1;
  924. MINFO->values.reg.maccess = 0x00004000;
  925. }
  927. static int matroxfb_set_limits(WPMINFO const struct matrox_bios* bd) {
  928. unsigned int pins_version;
  929. static const unsigned int pinslen[] = { 64, 64, 64, 128, 128 };
  931. switch (ACCESS_FBINFO(chip)) {
  932. case MGA_2064: default_pins1(PMINFO2); break;
  933. case MGA_2164:
  934. case MGA_1064:
  935. case MGA_1164: default_pins2(PMINFO2); break;
  936. case MGA_G100:
  937. case MGA_G200: default_pins3(PMINFO2); break;
  938. case MGA_G400: default_pins4(PMINFO2); break;
  939. case MGA_G450:
  940. case MGA_G550: default_pins5(PMINFO2); break;
  941. }
  942. if (!bd->bios_valid) {
  943. printk(KERN_INFO "matroxfb: Your Matrox device does not have BIOSn");
  944. return -1;
  945. }
  946. if (bd->pins_len < 64) {
  947. printk(KERN_INFO "matroxfb: BIOS on your Matrox device does not contain powerup infon");
  948. return -1;
  949. }
  950. if (bd->pins[0] == 0x2E && bd->pins[1] == 0x41) {
  951. pins_version = bd->pins[5];
  952. if (pins_version < 2 || pins_version > 5) {
  953. printk(KERN_INFO "matroxfb: Unknown version (%u) of powerup infon", pins_version);
  954. return -1;
  955. }
  956. } else {
  957. pins_version = 1;
  958. }
  959. if (bd->pins_len != pinslen[pins_version - 1]) {
  960. printk(KERN_INFO "matroxfb: Invalid powerup infon");
  961. return -1;
  962. }
  963. switch (pins_version) {
  964. case 1:
  965. return parse_pins1(PMINFO bd);
  966. case 2:
  967. return parse_pins2(PMINFO bd);
  968. case 3:
  969. return parse_pins3(PMINFO bd);
  970. case 4:
  971. return parse_pins4(PMINFO bd);
  972. case 5:
  973. return parse_pins5(PMINFO bd);
  974. default:
  975. printk(KERN_DEBUG "matroxfb: Powerup info version %u is not yet supportedn", pins_version);
  976. return -1;
  977. }
  978. }
  980. void matroxfb_read_pins(WPMINFO2) {
  981. u32 opt;
  982. u32 biosbase;
  983. u32 fbbase;
  984. struct pci_dev* pdev = ACCESS_FBINFO(pcidev);
  986. memset(&ACCESS_FBINFO(bios), 0, sizeof(ACCESS_FBINFO(bios)));
  987. pci_read_config_dword(pdev, PCI_OPTION_REG, &opt);
  988. pci_write_config_dword(pdev, PCI_OPTION_REG, opt | PCI_OPTION_ENABLE_ROM);
  989. pci_read_config_dword(pdev, PCI_ROM_ADDRESS, &biosbase);
  990. pci_read_config_dword(pdev, ACCESS_FBINFO(devflags.fbResource), &fbbase);
  991. pci_write_config_dword(pdev, PCI_ROM_ADDRESS, (fbbase & PCI_ROM_ADDRESS_MASK) | PCI_ROM_ADDRESS_ENABLE);
  992. parse_bios(vaddr_va(ACCESS_FBINFO(video).vbase), &ACCESS_FBINFO(bios));
  993. pci_write_config_dword(pdev, PCI_ROM_ADDRESS, biosbase);
  994. pci_write_config_dword(pdev, PCI_OPTION_REG, opt);
  995. matroxfb_set_limits(PMINFO &ACCESS_FBINFO(bios));
  996. }
  998. EXPORT_SYMBOL(matroxfb_DAC_in);
  999. EXPORT_SYMBOL(matroxfb_DAC_out);
  1000. EXPORT_SYMBOL(matroxfb_var2my);
  1001. EXPORT_SYMBOL(matroxfb_PLL_calcclock);
  1002. #ifndef CONFIG_FB_MATROX_MULTIHEAD
  1003. struct matrox_fb_info matroxfb_global_mxinfo;
  1004. EXPORT_SYMBOL(matroxfb_global_mxinfo);
  1005. #endif
  1006. EXPORT_SYMBOL(matrox_text_loadfont); /* for matroxfb_accel */
  1007. EXPORT_SYMBOL(matroxfb_createcursorshape); /* accel, DAC1064, Ti3026 */
  1008. EXPORT_SYMBOL(matroxfb_fastfont_tryset); /* accel */
  1009. EXPORT_SYMBOL(matroxfb_fastfont_init); /* DAC1064, Ti3026 */
  1010. EXPORT_SYMBOL(matroxfb_vgaHWinit); /* DAC1064, Ti3026 */
  1011. EXPORT_SYMBOL(matroxfb_vgaHWrestore); /* DAC1064, Ti3026 */
  1012. EXPORT_SYMBOL(matroxfb_read_pins);
  1014. MODULE_AUTHOR("(c) 1999-2001 Petr Vandrovec <vandrove@vc.cvut.cz>");
  1015. MODULE_DESCRIPTION("Miscellaneous support for Matrox video cards");
  1016. MODULE_LICENSE("GPL");