开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
matroxfb_base.h
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：21k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

matroxfb_base.h：源码内容
  1. /*
  2.  *
  3.  * Hardware accelerated Matrox Millennium I, II, Mystique, G100, G200, G400 and G450
  4.  *
  5.  * (c) 1998,1999,2000,2001 Petr Vandrovec <vandrove@vc.cvut.cz>
  6.  *
  7.  */
  8. #ifndef __MATROXFB_H__
  9. #define __MATROXFB_H__
  11. /* general, but fairly heavy, debugging */
  12. #undef MATROXFB_DEBUG
  14. /* heavy debugging: */
  15. /* -- logs putc[s], so everytime a char is displayed, it's logged */
  16. #undef MATROXFB_DEBUG_HEAVY
  18. /* This one _could_ cause infinite loops */
  19. /* It _does_ cause lots and lots of messages during idle loops */
  20. #undef MATROXFB_DEBUG_LOOP
  22. /* Debug register calls, too? */
  23. #undef MATROXFB_DEBUG_REG
  25. /* Guard accelerator accesses with spin_lock_irqsave... */
  26. #undef MATROXFB_USE_SPINLOCKS
  28. #include <linux/config.h>
  29. #include <linux/module.h>
  30. #include <linux/kernel.h>
  31. #include <linux/errno.h>
  32. #include <linux/string.h>
  33. #include <linux/mm.h>
  34. #include <linux/tty.h>
  35. #include <linux/slab.h>
  36. #include <linux/delay.h>
  37. #include <linux/fb.h>
  38. #include <linux/console.h>
  39. #include <linux/selection.h>
  40. #include <linux/ioport.h>
  41. #include <linux/init.h>
  42. #include <linux/timer.h>
  43. #include <linux/pci.h>
  44. #include <linux/spinlock.h>
  46. #include <asm/io.h>
  47. #include <asm/unaligned.h>
  48. #ifdef CONFIG_MTRR
  49. #include <asm/mtrr.h>
  50. #endif
  52. #include <video/fbcon.h>
  53. #include <video/fbcon-cfb4.h>
  54. #include <video/fbcon-cfb8.h>
  55. #include <video/fbcon-cfb16.h>
  56. #include <video/fbcon-cfb24.h>
  57. #include <video/fbcon-cfb32.h>
  59. #if defined(CONFIG_FB_COMPAT_XPMAC)
  60. #include <asm/vc_ioctl.h>
  61. #endif
  62. #if defined(CONFIG_PPC)
  63. #include <asm/prom.h>
  64. #include <asm/pci-bridge.h>
  65. #include <video/macmodes.h>
  66. #endif
  68. /* always compile support for 32MB... It cost almost nothing */
  69. #define CONFIG_FB_MATROX_32MB
  71. #define FBCON_HAS_VGATEXT
  73. #ifdef MATROXFB_DEBUG
  75. #define DEBUG
  76. #define DBG(x) printk(KERN_DEBUG "matroxfb: %sn", (x));
  78. #ifdef MATROXFB_DEBUG_HEAVY
  79. #define DBG_HEAVY(x) DBG(x)
  80. #else /* MATROXFB_DEBUG_HEAVY */
  81. #define DBG_HEAVY(x) /* DBG_HEAVY */
  82. #endif /* MATROXFB_DEBUG_HEAVY */
  84. #ifdef MATROXFB_DEBUG_LOOP
  85. #define DBG_LOOP(x) DBG(x)
  86. #else /* MATROXFB_DEBUG_LOOP */
  87. #define DBG_LOOP(x) /* DBG_LOOP */
  88. #endif /* MATROXFB_DEBUG_LOOP */
  90. #ifdef MATROXFB_DEBUG_REG
  91. #define DBG_REG(x) DBG(x)
  92. #else /* MATROXFB_DEBUG_REG */
  93. #define DBG_REG(x) /* DBG_REG */
  94. #endif /* MATROXFB_DEBUG_REG */
  96. #else /* MATROXFB_DEBUG */
  98. #define DBG(x) /* DBG */
  99. #define DBG_HEAVY(x) /* DBG_HEAVY */
  100. #define DBG_REG(x) /* DBG_REG */
  101. #define DBG_LOOP(x) /* DBG_LOOP */
  103. #endif /* MATROXFB_DEBUG */
  105. #if !defined(__i386__) && !defined(__x86_64__)
  106. #ifndef ioremap_nocache
  107. #define ioremap_nocache(X,Y) ioremap(X,Y)
  108. #endif
  109. #endif
  111. #if defined(__alpha__) || defined(__m68k__)
  112. #define READx_WORKS
  113. #define MEMCPYTOIO_WORKS
  114. #else
  115. #define READx_FAILS
  116. /* recheck __ppc__, maybe that __ppc__ needs MEMCPYTOIO_WRITEL */
  117. /* I benchmarked PII/350MHz with G200... MEMCPY, MEMCPYTOIO and WRITEL are on same speed ( <2% diff) */
  118. /* so that means that G200 speed (or AGP speed?) is our limit... I do not have benchmark to test, how */
  119. /* much of PCI bandwidth is used during transfers... */
  120. #if defined(__i386__) || defined(__x86_64__)
  121. #define MEMCPYTOIO_MEMCPY
  122. #else
  123. #define MEMCPYTOIO_WRITEL
  124. #endif
  125. #endif
  127. #if defined(__m68k__)
  128. #define MAP_BUSTOVIRT
  129. #else
  130. #define MAP_IOREMAP
  131. #endif
  133. #ifdef DEBUG
  134. #define dprintk(X...) printk(X)
  135. #else
  136. #define dprintk(X...)
  137. #endif
  139. #ifndef PCI_SS_VENDOR_ID_SIEMENS_NIXDORF
  140. #define PCI_SS_VENDOR_ID_SIEMENS_NIXDORF 0x110A
  141. #endif
  142. #ifndef PCI_SS_VENDOR_ID_MATROX
  143. #define PCI_SS_VENDOR_ID_MATROX PCI_VENDOR_ID_MATROX
  144. #endif
  146. #ifndef PCI_SS_ID_MATROX_PRODUCTIVA_G100_AGP
  147. #define PCI_SS_ID_MATROX_GENERIC 0xFF00
  148. #define PCI_SS_ID_MATROX_PRODUCTIVA_G100_AGP 0xFF01
  149. #define PCI_SS_ID_MATROX_MYSTIQUE_G200_AGP 0xFF02
  150. #define PCI_SS_ID_MATROX_MILLENIUM_G200_AGP 0xFF03
  151. #define PCI_SS_ID_MATROX_MARVEL_G200_AGP 0xFF04
  152. #define PCI_SS_ID_MATROX_MGA_G100_PCI 0xFF05
  153. #define PCI_SS_ID_MATROX_MGA_G100_AGP 0x1001
  154. #define PCI_SS_ID_MATROX_MILLENNIUM_G400_MAX_AGP 0x2179
  155. #define PCI_SS_ID_SIEMENS_MGA_G100_AGP 0x001E /* 30 */
  156. #define PCI_SS_ID_SIEMENS_MGA_G200_AGP 0x0032 /* 50 */
  157. #endif
  159. #define MX_VISUAL_TRUECOLOR FB_VISUAL_DIRECTCOLOR
  160. #define MX_VISUAL_DIRECTCOLOR FB_VISUAL_TRUECOLOR
  161. #define MX_VISUAL_PSEUDOCOLOR FB_VISUAL_PSEUDOCOLOR
  163. #define CNVT_TOHW(val,width) ((((val)<<(width))+0x7FFF-(val))>>16)
  165. /* G-series and Mystique have (almost) same DAC */
  166. #undef NEED_DAC1064
  167. #if defined(CONFIG_FB_MATROX_MYSTIQUE) || defined(CONFIG_FB_MATROX_G100)
  168. #define NEED_DAC1064 1
  169. #endif
  171. typedef struct {
  172. u_int8_t* vaddr;
  173. } vaddr_t;
  175. #ifdef READx_WORKS
  176. static inline unsigned int mga_readb(vaddr_t va, unsigned int offs) {
  177. return readb(va.vaddr + offs);
  178. }
  180. static inline unsigned int mga_readw(vaddr_t va, unsigned int offs) {
  181. return readw(va.vaddr + offs);
  182. }
  184. static inline u_int32_t mga_readl(vaddr_t va, unsigned int offs) {
  185. return readl(va.vaddr + offs);
  186. }
  188. static inline void mga_writeb(vaddr_t va, unsigned int offs, u_int8_t value) {
  189. writeb(value, va.vaddr + offs);
  190. }
  192. static inline void mga_writew(vaddr_t va, unsigned int offs, u_int16_t value) {
  193. writew(value, va.vaddr + offs);
  194. }
  196. static inline void mga_writel(vaddr_t va, unsigned int offs, u_int32_t value) {
  197. writel(value, va.vaddr + offs);
  198. }
  199. #else
  200. static inline unsigned int mga_readb(vaddr_t va, unsigned int offs) {
  201. return *(volatile u_int8_t*)(va.vaddr + offs);
  202. }
  204. static inline unsigned int mga_readw(vaddr_t va, unsigned int offs) {
  205. return *(volatile u_int16_t*)(va.vaddr + offs);
  206. }
  208. static inline u_int32_t mga_readl(vaddr_t va, unsigned int offs) {
  209. return *(volatile u_int32_t*)(va.vaddr + offs);
  210. }
  212. static inline void mga_writeb(vaddr_t va, unsigned int offs, u_int8_t value) {
  213. *(volatile u_int8_t*)(va.vaddr + offs) = value;
  214. }
  216. static inline void mga_writew(vaddr_t va, unsigned int offs, u_int16_t value) {
  217. *(volatile u_int16_t*)(va.vaddr + offs) = value;
  218. }
  220. static inline void mga_writel(vaddr_t va, unsigned int offs, u_int32_t value) {
  221. *(volatile u_int32_t*)(va.vaddr + offs) = value;
  222. }
  223. #endif
  225. static inline void mga_memcpy_toio(vaddr_t va, unsigned int offs, const void* src, int len) {
  226. #ifdef MEMCPYTOIO_WORKS
  227. memcpy_toio(va.vaddr + offs, src, len);
  228. #elif defined(MEMCPYTOIO_WRITEL)
  229. #define srcd ((const u_int32_t*)src)
  230. if (offs & 3) {
  231. while (len >= 4) {
  232. mga_writel(va, offs, get_unaligned(srcd++));
  233. offs += 4;
  234. len -= 4;
  235. }
  236. } else {
  237. while (len >= 4) {
  238. mga_writel(va, offs, *srcd++);
  239. offs += 4;
  240. len -= 4;
  241. }
  242. }
  243. #undef srcd
  244. if (len) {
  245. u_int32_t tmp;
  247. memcpy(&tmp, src, len);
  248. mga_writel(va, offs, tmp);
  249. }
  250. #elif defined(MEMCPYTOIO_MEMCPY)
  251. memcpy(va.vaddr + offs, src, len);
  252. #else
  253. #error "Sorry, do not know how to write block of data to device"
  254. #endif
  255. }
  257. static inline void vaddr_add(vaddr_t* va, unsigned long offs) {
  258. va->vaddr += offs;
  259. }
  261. static inline void* vaddr_va(vaddr_t va) {
  262. return va.vaddr;
  263. }
  265. #define MGA_IOREMAP_NORMAL 0
  266. #define MGA_IOREMAP_NOCACHE 1
  268. #define MGA_IOREMAP_FB MGA_IOREMAP_NOCACHE
  269. #define MGA_IOREMAP_MMIO MGA_IOREMAP_NOCACHE
  270. static inline int mga_ioremap(unsigned long phys, unsigned long size, int flags, vaddr_t* virt) {
  271. #ifdef MAP_IOREMAP
  272. if (flags & MGA_IOREMAP_NOCACHE)
  273. virt->vaddr = ioremap_nocache(phys, size);
  274. else
  275. virt->vaddr = ioremap(phys, size);
  276. #else
  277. #ifdef MAP_BUSTOVIRT
  278. virt->vaddr = bus_to_virt(phys);
  279. #else
  280. #error "Your architecture does not have neither ioremap nor bus_to_virt... Giving up"
  281. #endif
  282. #endif
  283. return (virt->vaddr == 0); /* 0, !0... 0, error_code in future */
  284. }
  286. static inline void mga_iounmap(vaddr_t va) {
  287. #ifdef MAP_IOREMAP
  288. iounmap(va.vaddr);
  289. #endif
  290. }
  292. struct my_timming {
  293. unsigned int pixclock;
  294. unsigned int HDisplay;
  295. unsigned int HSyncStart;
  296. unsigned int HSyncEnd;
  297. unsigned int HTotal;
  298. unsigned int VDisplay;
  299. unsigned int VSyncStart;
  300. unsigned int VSyncEnd;
  301. unsigned int VTotal;
  302. unsigned int sync;
  303. int      dblscan;
  304. int      interlaced;
  305. unsigned int delay; /* CRTC delay */
  306. };
  308. enum { M_SYSTEM_PLL, M_PIXEL_PLL_A, M_PIXEL_PLL_B, M_PIXEL_PLL_C, M_VIDEO_PLL };
  310. struct matrox_pll_cache {
  311. unsigned int valid;
  312. struct {
  313. unsigned int mnp_key;
  314. unsigned int mnp_value;
  315.       } data[4];
  316. };
  318. struct matrox_pll_limits {
  319. unsigned int vcomin;
  320. unsigned int vcomax;
  321. };
  323. struct matrox_pll_features {
  324. unsigned int vco_freq_min;
  325. unsigned int ref_freq;
  326. unsigned int feed_div_min;
  327. unsigned int feed_div_max;
  328. unsigned int in_div_min;
  329. unsigned int in_div_max;
  330. unsigned int post_shift_max;
  331. };
  333. struct matroxfb_par
  334. {
  335. unsigned int final_bppShift;
  336. unsigned int cmap_len;
  337. struct {
  338. unsigned int bytes;
  339. unsigned int pixels;
  340. unsigned int chunks;
  341.       } ydstorg;
  342. void (*putc)(u_int32_t, u_int32_t, struct display*, int, int, int);
  343. void (*putcs)(u_int32_t, u_int32_t, struct display*, const unsigned short*, int, int, int);
  344. };
  346. struct matrox_fb_info;
  348. struct matrox_DAC1064_features {
  349. u_int8_t xvrefctrl;
  350. u_int8_t xmiscctrl;
  351. unsigned int cursorimage;
  352. };
  354. struct matrox_accel_features {
  355. int has_cacheflush;
  356. };
  358. /* current hardware status */
  359. struct mavenregs {
  360. u_int8_t regs[256];
  361. int  mode;
  362. int  vlines;
  363. int  xtal;
  364. int  fv;
  366. u_int16_t htotal;
  367. u_int16_t hcorr;
  368. };
  370. struct matrox_hw_state {
  371. u_int32_t MXoptionReg;
  372. unsigned char DACclk[6];
  373. unsigned char DACreg[80];
  374. unsigned char MiscOutReg;
  375. unsigned char DACpal[768];
  376. unsigned char CRTC[25];
  377. unsigned char CRTCEXT[9];
  378. unsigned char SEQ[5];
  379. /* unused for MGA mode, but who knows... */
  380. unsigned char GCTL[9];
  381. /* unused for MGA mode, but who knows... */
  382. unsigned char ATTR[21];
  384. /* TVOut only */
  385. struct mavenregs maven;
  387. /* CRTC2 only */
  388. /* u_int32_t TBD */
  390. unsigned int vidclk;
  391. };
  393. struct matrox_accel_data {
  394. #ifdef CONFIG_FB_MATROX_MILLENIUM
  395. unsigned char ramdac_rev;
  396. #endif
  397. u_int32_t m_dwg_rect;
  398. u_int32_t m_opmode;
  399. };
  401. struct matrox_altout {
  402. int (*compute)(void* altout_dev, struct my_timming* input);
  403. int (*program)(void* altout_dev);
  404. int (*start)(void* altout_dev);
  405. void (*incuse)(void* altout_dev);
  406. void (*decuse)(void* altout_dev);
  407. int (*setmode)(void* altout_dev, u_int32_t mode);
  408. int (*getmode)(void* altout_dev, u_int32_t* mode);
  409. };
  411. enum mga_chip { MGA_2064, MGA_2164, MGA_1064, MGA_1164, MGA_G100, MGA_G200, MGA_G400, MGA_G450, MGA_G550 };
  413. struct matrox_bios {
  414. unsigned int bios_valid : 1;
  415. unsigned int pins_len;
  416. unsigned char pins[128];
  417. struct {
  418. unsigned char vMaj, vMin, vRev;
  419.       } version;
  420. struct {
  421. unsigned char state, tvout;
  422.       } output;
  423. };
  425. struct matrox_switch;
  426. struct matroxfb_driver;
  428. struct matrox_fb_info {
  429. /* fb_info must be first */
  430. struct fb_info fbcon;
  432. struct list_head next_fb;
  434. int dead;
  435. unsigned int usecount;
  437. struct matroxfb_par curr;
  438. struct matrox_hw_state hw;
  440. struct matrox_accel_data accel;
  442. struct pci_dev* pcidev;
  444. struct {
  445. u_int32_t all;
  446. u_int32_t ph;
  447. u_int32_t sh;
  448.       } output;
  449. struct matrox_altout* primout;
  450. struct {
  451. struct fb_info* info;
  452. struct rw_semaphore lock;
  453.       } crtc2;
  454. struct {
  455. struct matrox_altout* output;
  456. void* device;
  457. struct rw_semaphore lock;
  458.       } altout;
  460. #define MATROXFB_MAX_FB_DRIVERS 5
  461. struct matroxfb_driver* (drivers[MATROXFB_MAX_FB_DRIVERS]);
  462. void* (drivers_data[MATROXFB_MAX_FB_DRIVERS]);
  463. unsigned int drivers_count;
  465. struct {
  466. unsigned long base; /* physical */
  467. vaddr_t vbase; /* CPU view */
  468. unsigned int len;
  469. unsigned int len_usable;
  470. unsigned int len_maximum;
  471.       } video;
  473. struct {
  474. unsigned long base; /* physical */
  475. vaddr_t vbase; /* CPU view */
  476. unsigned int len;
  477.       } mmio;
  479. unsigned int max_pixel_clock;
  481. struct matrox_switch* hw_switch;
  482. int currcon;
  483. struct display* currcon_display;
  485. struct {
  486. struct matrox_pll_features pll;
  487. struct matrox_DAC1064_features DAC1064;
  488. struct matrox_accel_features accel;
  489.       } features;
  490. struct {
  491. spinlock_t DAC;
  492. spinlock_t accel;
  493.       } lock;
  495. enum mga_chip chip;
  497. int interleave;
  498. int millenium;
  499. int milleniumII;
  500. struct {
  501. int cfb4;
  502. const int* vxres;
  503. int cross4MB;
  504. int text;
  505. int plnwt;
  506. int srcorg;
  507.       } capable;
  508. struct {
  509. unsigned int size;
  510. unsigned int mgabase;
  511. vaddr_t vbase;
  512.       } fastfont;
  513. #ifdef CONFIG_MTRR
  514. struct {
  515. int vram;
  516. int vram_valid;
  517.       } mtrr;
  518. #endif
  519. struct {
  520. int precise_width;
  521. int mga_24bpp_fix;
  522. int novga;
  523. int nobios;
  524. int nopciretry;
  525. int noinit;
  526. int inverse;
  527. int hwcursor;
  528. int blink;
  529. int sgram;
  530. #ifdef CONFIG_FB_MATROX_32MB
  531. int support32MB;
  532. #endif
  534. int accelerator;
  535. int text_type_aux;
  536. int video64bits;
  537. int crtc2;
  538. int maven_capable;
  539. unsigned int vgastep;
  540. unsigned int textmode;
  541. unsigned int textstep;
  542. unsigned int textvram; /* character cells */
  543. unsigned int ydstorg; /* offset in bytes from video start to usable memory */
  544. /* 0 except for 6MB Millenium */
  545. int memtype;
  546. int g450dac;
  547. int dfp_type;
  548. unsigned int fbResource;
  549.       } devflags;
  550. struct display_switch dispsw;
  551. struct {
  552. int x;
  553. int y;
  554. unsigned int w;
  555. unsigned int u;
  556. unsigned int d;
  557. unsigned int type;
  558. int state;
  559. int redraw;
  560. struct timer_list timer;
  561.       } cursor;
  562. struct matrox_bios bios;
  563. struct {
  564. struct matrox_pll_limits pixel;
  565. struct matrox_pll_limits system;
  566. struct matrox_pll_limits video;
  567.       } limits;
  568. struct {
  569. struct matrox_pll_cache pixel;
  570. struct matrox_pll_cache system;
  571. struct matrox_pll_cache video;
  572.       } cache;
  573. struct {
  574. struct {
  575. unsigned int video;
  576. unsigned int system;
  577.       } pll;
  578. struct {
  579. u_int32_t opt;
  580. u_int32_t opt2;
  581. u_int32_t opt3;
  582. u_int32_t mctlwtst;
  583. u_int32_t mctlwtst_core;
  584. u_int32_t memmisc;
  585. u_int32_t memrdbk;
  586. u_int32_t maccess;
  587.       } reg;
  588. struct {
  589. unsigned int ddr:1,
  590.                 emrswen:1,
  591. dll:1;
  592.       } memory;
  593.       } values;
  594. struct { unsigned red, green, blue, transp; } palette[256];
  595. #if defined(CONFIG_FB_COMPAT_XPMAC)
  596. char matrox_name[32];
  597. #endif
  598. /* These ifdefs must be last! They differ for module & non-module compiles */
  599. #if defined(FBCON_HAS_CFB16) || defined(FBCON_HAS_CFB24) || defined(FBCON_HAS_CFB32)
  600. union {
  601. #ifdef FBCON_HAS_CFB16
  602. u_int16_t cfb16[16];
  603. #endif
  604. #ifdef FBCON_HAS_CFB24
  605. u_int32_t cfb24[16];
  606. #endif
  607. #ifdef FBCON_HAS_CFB32
  608. u_int32_t cfb32[16];
  609. #endif
  610. } cmap;
  611. #endif
  612. };
  614. #ifdef CONFIG_FB_MATROX_MULTIHEAD
  615. #define ACCESS_FBINFO2(info, x) (info->x)
  616. #define ACCESS_FBINFO(x) ACCESS_FBINFO2(minfo,x)
  618. #define MINFO minfo
  620. #define WPMINFO2 struct matrox_fb_info* minfo
  621. #define WPMINFO  WPMINFO2 ,
  622. #define CPMINFO2 const struct matrox_fb_info* minfo
  623. #define CPMINFO  CPMINFO2 ,
  624. #define PMINFO2  minfo
  625. #define PMINFO   PMINFO2 ,
  627. static inline struct matrox_fb_info* mxinfo(const struct display* p) {
  628. return (struct matrox_fb_info*)p->fb_info;
  629. }
  631. #define PMXINFO(p)    mxinfo(p),
  632. #define MINFO_FROM(x)    struct matrox_fb_info* minfo = x
  633. #define MINFO_FROM_DISP(x) MINFO_FROM(mxinfo(x))
  635. #else
  637. extern struct matrox_fb_info matroxfb_global_mxinfo;
  639. #define ACCESS_FBINFO(x) (matroxfb_global_mxinfo.x)
  640. #define ACCESS_FBINFO2(info, x) (matroxfb_global_mxinfo.x)
  642. #define MINFO (&matroxfb_global_mxinfo)
  644. #define WPMINFO2 void
  645. #define WPMINFO
  646. #define CPMINFO2 void
  647. #define CPMINFO
  648. #define PMINFO2
  649. #define PMINFO
  651. #if 0
  652. static inline struct matrox_fb_info* mxinfo(const struct display* p) {
  653. return &matroxfb_global_mxinfo;
  654. }
  655. #endif
  657. #define PMXINFO(p)
  658. #define MINFO_FROM(x)
  659. #define MINFO_FROM_DISP(x)
  661. #endif
  663. struct matrox_switch {
  664. int (*preinit)(WPMINFO2);
  665. void (*reset)(WPMINFO2);
  666. int (*init)(WPMINFO struct my_timming*, struct display*);
  667. void (*restore)(WPMINFO struct display*);
  668. int (*selhwcursor)(WPMINFO struct display*);
  669. };
  671. struct matroxfb_driver {
  672. struct list_head node;
  673. char* name;
  674. void* (*probe)(struct matrox_fb_info* info);
  675. void (*remove)(struct matrox_fb_info* info, void* data);
  676. };
  678. int matroxfb_register_driver(struct matroxfb_driver* drv);
  679. void matroxfb_unregister_driver(struct matroxfb_driver* drv);
  681. #define PCI_OPTION_REG 0x40
  682. #define   PCI_OPTION_ENABLE_ROM 0x40000000
  684. #define PCI_MGA_INDEX 0x44
  685. #define PCI_MGA_DATA 0x48
  686. #define PCI_OPTION2_REG 0x50
  687. #define PCI_OPTION3_REG 0x54
  688. #define PCI_MEMMISC_REG 0x58
  690. #define M_DWGCTL 0x1C00
  691. #define M_MACCESS 0x1C04
  692. #define M_CTLWTST 0x1C08
  694. #define M_PLNWT 0x1C1C
  696. #define M_BCOL 0x1C20
  697. #define M_FCOL 0x1C24
  699. #define M_SGN 0x1C58
  700. #define M_LEN 0x1C5C
  701. #define M_AR0 0x1C60
  702. #define M_AR1 0x1C64
  703. #define M_AR2 0x1C68
  704. #define M_AR3 0x1C6C
  705. #define M_AR4 0x1C70
  706. #define M_AR5 0x1C74
  707. #define M_AR6 0x1C78
  709. #define M_CXBNDRY 0x1C80
  710. #define M_FXBNDRY 0x1C84
  711. #define M_YDSTLEN 0x1C88
  712. #define M_PITCH 0x1C8C
  713. #define M_YDST 0x1C90
  714. #define M_YDSTORG 0x1C94
  715. #define M_YTOP 0x1C98
  716. #define M_YBOT 0x1C9C
  718. /* mystique only */
  719. #define M_CACHEFLUSH 0x1FFF
  721. #define M_EXEC 0x0100
  723. #define M_DWG_TRAP 0x04
  724. #define M_DWG_BITBLT 0x08
  725. #define M_DWG_ILOAD 0x09
  727. #define M_DWG_LINEAR 0x0080
  728. #define M_DWG_SOLID 0x0800
  729. #define M_DWG_ARZERO 0x1000
  730. #define M_DWG_SGNZERO 0x2000
  731. #define M_DWG_SHIFTZERO 0x4000
  733. #define M_DWG_REPLACE 0x000C0000
  734. #define M_DWG_REPLACE2 (M_DWG_REPLACE | 0x40)
  735. #define M_DWG_XOR 0x00060010
  737. #define M_DWG_BFCOL 0x04000000
  738. #define M_DWG_BMONOWF 0x08000000
  740. #define M_DWG_TRANSC 0x40000000
  742. #define M_FIFOSTATUS 0x1E10
  743. #define M_STATUS 0x1E14
  745. #define M_IEN 0x1E1C
  747. #define M_VCOUNT 0x1E20
  749. #define M_RESET 0x1E40
  750. #define M_MEMRDBK 0x1E44
  752. #define M_AGP2PLL 0x1E4C
  754. #define M_OPMODE 0x1E54
  755. #define     M_OPMODE_DMA_GEN_WRITE 0x00
  756. #define     M_OPMODE_DMA_BLIT 0x04
  757. #define     M_OPMODE_DMA_VECTOR_WRITE 0x08
  758. #define     M_OPMODE_DMA_LE 0x0000 /* little endian - no transformation */
  759. #define     M_OPMODE_DMA_BE_8BPP 0x0000
  760. #define     M_OPMODE_DMA_BE_16BPP 0x0100
  761. #define     M_OPMODE_DMA_BE_32BPP 0x0200
  762. #define     M_OPMODE_DIR_LE 0x000000 /* little endian - no transformation */
  763. #define     M_OPMODE_DIR_BE_8BPP 0x000000
  764. #define     M_OPMODE_DIR_BE_16BPP 0x010000
  765. #define     M_OPMODE_DIR_BE_32BPP 0x020000
  767. #define M_ATTR_INDEX 0x1FC0
  768. #define M_ATTR_DATA 0x1FC1
  770. #define M_MISC_REG 0x1FC2
  771. #define M_3C2_RD 0x1FC2
  773. #define M_SEQ_INDEX 0x1FC4
  774. #define M_SEQ_DATA 0x1FC5
  776. #define M_MISC_REG_READ 0x1FCC
  778. #define M_GRAPHICS_INDEX 0x1FCE
  779. #define M_GRAPHICS_DATA 0x1FCF
  781. #define M_CRTC_INDEX 0x1FD4
  783. #define M_ATTR_RESET 0x1FDA
  784. #define M_3DA_WR 0x1FDA
  785. #define M_INSTS1 0x1FDA
  787. #define M_EXTVGA_INDEX 0x1FDE
  788. #define M_EXTVGA_DATA 0x1FDF
  790. /* G200 only */
  791. #define M_SRCORG 0x2CB4
  792. #define M_DSTORG 0x2CB8
  794. #define M_RAMDAC_BASE 0x3C00
  796. /* fortunately, same on TVP3026 and MGA1064 */
  797. #define M_DAC_REG (M_RAMDAC_BASE+0)
  798. #define M_DAC_VAL (M_RAMDAC_BASE+1)
  799. #define M_PALETTE_MASK (M_RAMDAC_BASE+2)
  801. #define M_X_INDEX 0x00
  802. #define M_X_DATAREG 0x0A
  804. #define DAC_XGENIOCTRL 0x2A
  805. #define DAC_XGENIODATA 0x2B
  807. #define M_C2CTL 0x3E10
  809. #ifdef __LITTLE_ENDIAN
  810. #define MX_OPTION_BSWAP 0x00000000
  812. #define M_OPMODE_4BPP (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
  813. #define M_OPMODE_8BPP (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
  814. #define M_OPMODE_16BPP (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
  815. #define M_OPMODE_24BPP (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
  816. #define M_OPMODE_32BPP (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT)
  817. #else
  818. #ifdef __BIG_ENDIAN
  819. #define MX_OPTION_BSWAP 0x80000000
  821. #define M_OPMODE_4BPP (M_OPMODE_DMA_LE | M_OPMODE_DIR_LE | M_OPMODE_DMA_BLIT) /* TODO */
  822. #define M_OPMODE_8BPP (M_OPMODE_DMA_BE_8BPP  | M_OPMODE_DIR_BE_8BPP  | M_OPMODE_DMA_BLIT)
  823. #define M_OPMODE_16BPP (M_OPMODE_DMA_BE_16BPP | M_OPMODE_DIR_BE_16BPP | M_OPMODE_DMA_BLIT)
  824. #define M_OPMODE_24BPP (M_OPMODE_DMA_BE_8BPP | M_OPMODE_DIR_BE_8BPP | M_OPMODE_DMA_BLIT) /* TODO, ?32 */
  825. #define M_OPMODE_32BPP (M_OPMODE_DMA_BE_32BPP | M_OPMODE_DIR_BE_32BPP | M_OPMODE_DMA_BLIT)
  826. #else
  827. #error "Byte ordering have to be defined. Cannot continue."
  828. #endif
  829. #endif
  831. #define mga_inb(addr) mga_readb(ACCESS_FBINFO(mmio.vbase), (addr))
  832. #define mga_inl(addr) mga_readl(ACCESS_FBINFO(mmio.vbase), (addr))
  833. #define mga_outb(addr,val) mga_writeb(ACCESS_FBINFO(mmio.vbase), (addr), (val))
  834. #define mga_outw(addr,val) mga_writew(ACCESS_FBINFO(mmio.vbase), (addr), (val))
  835. #define mga_outl(addr,val) mga_writel(ACCESS_FBINFO(mmio.vbase), (addr), (val))
  836. #define mga_readr(port,idx) (mga_outb((port),(idx)), mga_inb((port)+1))
  837. #ifdef __LITTLE_ENDIAN
  838. #define mga_setr(addr,port,val) mga_outw(addr, ((val)<<8) | (port))
  839. #else
  840. #define mga_setr(addr,port,val) do { mga_outb(addr, port); mga_outb((addr)+1, val); } while (0)
  841. #endif
  843. #define mga_fifo(n) do {} while ((mga_inl(M_FIFOSTATUS) & 0xFF) < (n))
  845. #define WaitTillIdle() do {} while (mga_inl(M_STATUS) & 0x10000)
  847. /* code speedup */
  848. #ifdef CONFIG_FB_MATROX_MILLENIUM
  849. #define isInterleave(x)  (x->interleave)
  850. #define isMillenium(x)  (x->millenium)
  851. #define isMilleniumII(x) (x->milleniumII)
  852. #else
  853. #define isInterleave(x)  (0)
  854. #define isMillenium(x)  (0)
  855. #define isMilleniumII(x) (0)
  856. #endif
  858. #define matroxfb_DAC_lock()                   spin_lock(&ACCESS_FBINFO(lock.DAC))
  859. #define matroxfb_DAC_unlock()                 spin_unlock(&ACCESS_FBINFO(lock.DAC))
  860. #define matroxfb_DAC_lock_irqsave(flags)      spin_lock_irqsave(&ACCESS_FBINFO(lock.DAC),flags)
  861. #define matroxfb_DAC_unlock_irqrestore(flags) spin_unlock_irqrestore(&ACCESS_FBINFO(lock.DAC),flags)
  862. extern void matroxfb_DAC_out(CPMINFO int reg, int val);
  863. extern int matroxfb_DAC_in(CPMINFO int reg);
  864. extern struct list_head matroxfb_list;
  865. extern void matroxfb_var2my(struct fb_var_screeninfo* fvsi, struct my_timming* mt);
  866. extern int matroxfb_switch(int con, struct fb_info *);
  868. #ifdef MATROXFB_USE_SPINLOCKS
  869. #define CRITBEGIN  spin_lock_irqsave(&ACCESS_FBINFO(lock.accel), critflags);
  870. #define CRITEND    spin_unlock_irqrestore(&ACCESS_FBINFO(lock.accel), critflags);
  871. #define CRITFLAGS  unsigned long critflags;
  872. #else
  873. #define CRITBEGIN
  874. #define CRITEND
  875. #define CRITFLAGS
  876. #endif
  878. #endif /* __MATROXFB_H__ */