开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Linux/Unix编程 > 查看源码
smc-ircc.c
资源名称：linux-2.4.20.tar.gz　[点击查看]
上传用户：jlfgdled
上传日期：2013-04-10
资源大小：33168k
文件大小：30k
源码类别：

Linux/Unix编程

开发平台：

Unix_Linux

smc-ircc.c：源码内容
  1. /*********************************************************************
  2.  *                
  3.  * Filename:      smc-ircc.c
  4.  * Version:       0.4
  5.  * Description:   Driver for the SMC Infrared Communications Controller
  6.  * Status:        Experimental.
  7.  * Author:        Thomas Davis (tadavis@jps.net)
  8.  * Created at:    
  9.  * Modified at:   Tue Feb 22 10:05:06 2000
  10.  * Modified by:   Dag Brattli <dag@brattli.net>
  11.  * Modified at:   Tue Jun 26 2001
  12.  * Modified by:   Stefani Seibold <stefani@seibold.net>
  13.  * 
  14.  *     Copyright (c) 2001      Stefani Seibold
  15.  *     Copyright (c) 1999-2001 Dag Brattli
  16.  *     Copyright (c) 1998-1999 Thomas Davis, 
  17.  *     All Rights Reserved.
  18.  *      
  19.  *     This program is free software; you can redistribute it and/or 
  20.  *     modify it under the terms of the GNU General Public License as 
  21.  *     published by the Free Software Foundation; either version 2 of 
  22.  *     the License, or (at your option) any later version.
  23.  * 
  24.  *     This program is distributed in the hope that it will be useful,
  25.  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  26.  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  27.  *     GNU General Public License for more details.
  28.  * 
  29.  *     You should have received a copy of the GNU General Public License 
  30.  *     along with this program; if not, write to the Free Software 
  31.  *     Foundation, Inc., 59 Temple Place, Suite 330, Boston, 
  32.  *     MA 02111-1307 USA
  33.  *
  34.  *     SIO's: all SIO documentet by SMC (June, 2001)
  35.  *     Applicable Models : Fujitsu Lifebook 635t, Sony PCG-505TX,
  36.  *      Dell Inspiron 8000
  37.  *
  38.  ********************************************************************/
  40. #include <linux/module.h>
  41. #include <linux/kernel.h>
  42. #include <linux/types.h>
  43. #include <linux/skbuff.h>
  44. #include <linux/netdevice.h>
  45. #include <linux/ioport.h>
  46. #include <linux/delay.h>
  47. #include <linux/slab.h>
  48. #include <linux/init.h>
  49. #include <linux/rtnetlink.h>
  50. #include <linux/serial_reg.h>
  52. #include <asm/io.h>
  53. #include <asm/dma.h>
  54. #include <asm/byteorder.h>
  56. #include <linux/pm.h>
  58. #include <net/irda/wrapper.h>
  59. #include <net/irda/irda.h>
  60. #include <net/irda/irmod.h>
  61. #include <net/irda/irlap_frame.h>
  62. #include <net/irda/irda_device.h>
  63. #include <net/irda/smc-ircc.h>
  64. #include <net/irda/irport.h>
  66. struct smc_chip {
  67. char *name;
  68. u16 flags;
  69. u8 devid;
  70. u8 rev;
  71. };
  72. typedef struct smc_chip smc_chip_t;
  74. static const char *driver_name = "smc-ircc";
  76. #define DIM(x) (sizeof(x)/(sizeof(*(x))))
  78. #define CHIP_IO_EXTENT 8
  80. static struct ircc_cb *dev_self[] = { NULL, NULL};
  82. /* Some prototypes */
  83. static int  ircc_open(unsigned int iobase, unsigned int board_addr);
  84. static int  ircc_dma_receive(struct ircc_cb *self, int iobase); 
  85. static void ircc_dma_receive_complete(struct ircc_cb *self, int iobase);
  86. static int  ircc_hard_xmit(struct sk_buff *skb, struct net_device *dev);
  87. static void ircc_dma_xmit(struct ircc_cb *self, int iobase, int bofs);
  88. static void ircc_change_speed(void *priv, u32 speed);
  89. static void ircc_interrupt(int irq, void *dev_id, struct pt_regs *regs);
  90. static int  ircc_net_open(struct net_device *dev);
  91. static int  ircc_net_close(struct net_device *dev);
  92. static int  ircc_pmproc(struct pm_dev *dev, pm_request_t rqst, void *data);
  94. #define KEY55_1 0 /* SuperIO Configuration mode with Key <0x55> */
  95. #define KEY55_2 1 /* SuperIO Configuration mode with Key <0x55,0x55> */
  96. #define NoIRDA 2 /* SuperIO Chip has no IRDA Port */
  97. #define SIR 0 /* SuperIO Chip has only slow IRDA */
  98. #define FIR 4 /* SuperIO Chip has fast IRDA */
  99. #define SERx4 8 /* SuperIO Chip supports 115,2 KBaud * 4=460,8 KBaud */
  101. /* These are the currently known SMC SuperIO chipsets */
  102. static smc_chip_t __initdata fdc_chips_flat[]=
  103. {
  104. /* Base address 0x3f0 or 0x370 */
  105. { "37C44", KEY55_1|NoIRDA, 0x00, 0x00 }, /* This chip can not detected */
  106. { "37C665GT", KEY55_2|NoIRDA, 0x65, 0x01 },
  107. { "37C665GT", KEY55_2|NoIRDA, 0x66, 0x01 },
  108. { "37C669", KEY55_2|SIR|SERx4, 0x03, 0x02 },
  109. { "37C669", KEY55_2|SIR|SERx4, 0x04, 0x02 }, /* ID? */
  110. { "37C78", KEY55_2|NoIRDA, 0x78, 0x00 },
  111. { "37N769", KEY55_1|FIR|SERx4, 0x28, 0x00 },
  112. { "37N869", KEY55_1|FIR|SERx4, 0x29, 0x00 },
  113. { NULL }
  114. };
  116. static smc_chip_t __initdata fdc_chips_paged[]=
  117. {
  118. /* Base address 0x3f0 or 0x370 */
  119. { "37B72X", KEY55_1|SIR|SERx4, 0x4c, 0x00 },
  120. { "37B77X", KEY55_1|SIR|SERx4, 0x43, 0x00 },
  121. { "37B78X", KEY55_1|SIR|SERx4, 0x44, 0x00 },
  122. { "37B80X", KEY55_1|SIR|SERx4, 0x42, 0x00 },
  123. { "37C67X", KEY55_1|FIR|SERx4, 0x40, 0x00 },
  124. { "37C93X", KEY55_2|SIR|SERx4, 0x02, 0x01 },
  125. { "37C93XAPM", KEY55_1|SIR|SERx4, 0x30, 0x01 },
  126. { "37C93XFR", KEY55_2|FIR|SERx4, 0x03, 0x01 },
  127. { "37M707", KEY55_1|SIR|SERx4, 0x42, 0x00 },
  128. { "37M81X", KEY55_1|SIR|SERx4, 0x4d, 0x00 },
  129. { "37N958FR", KEY55_1|FIR|SERx4, 0x09, 0x04 },
  130. { "37N971", KEY55_1|FIR|SERx4, 0x0a, 0x00 },
  131. { "37N972", KEY55_1|FIR|SERx4, 0x0b, 0x00 },
  132. { NULL }
  133. };
  135. static smc_chip_t __initdata lpc_chips_flat[]=
  136. {
  137. /* Base address 0x2E or 0x4E */
  138. { "47N227", KEY55_1|FIR|SERx4, 0x5a, 0x00 },
  139. { "47N267", KEY55_1|FIR|SERx4, 0x5e, 0x00 },
  140. { NULL }
  141. };
  143. static smc_chip_t __initdata lpc_chips_paged[]=
  144. {
  145. /* Base address 0x2E or 0x4E */
  146. { "47B27X", KEY55_1|SIR|SERx4, 0x51, 0x00 },
  147. { "47B37X", KEY55_1|SIR|SERx4, 0x52, 0x00 },
  148. { "47M10X", KEY55_1|SIR|SERx4, 0x59, 0x00 },
  149. { "47M120", KEY55_1|NoIRDA|SERx4, 0x5c, 0x00 },
  150. { "47M13X", KEY55_1|SIR|SERx4, 0x59, 0x00 },
  151. { "47M14X", KEY55_1|SIR|SERx4, 0x5f, 0x00 },
  152. { "47N252", KEY55_1|FIR|SERx4, 0x0e, 0x00 },
  153. { "47S42X", KEY55_1|SIR|SERx4, 0x57, 0x00 },
  154. { NULL }
  155. };
  157. static int ircc_irq=255;
  158. static int ircc_dma=255;
  159. static int ircc_fir=0;
  160. static int ircc_sir=0;
  161. static int ircc_cfg=0;
  163. static unsigned short dev_count=0;
  165. static inline void register_bank(int iobase, int bank)
  166. {
  167.         outb(((inb(iobase+IRCC_MASTER) & 0xf0) | (bank & 0x07)),
  168.                iobase+IRCC_MASTER);
  169. }
  171. static int __init smc_access(unsigned short cfg_base,unsigned char reg)
  172. {
  173. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  175. outb(reg, cfg_base);
  177. if (inb(cfg_base)!=reg)
  178. return -1;
  180. return 0;
  181. }
  183. static const smc_chip_t * __init smc_probe(unsigned short cfg_base,u8 reg,const smc_chip_t *chip,char *type)
  184. {
  185. u8 devid,xdevid,rev; 
  187. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  189. /* Leave configuration */
  191. outb(0xaa, cfg_base);
  193. if (inb(cfg_base)==0xaa) /* not a smc superio chip */
  194. return NULL;
  196. outb(reg, cfg_base);
  198. xdevid=inb(cfg_base+1);
  200. /* Enter configuration */
  202. outb(0x55, cfg_base);
  204. if (smc_access(cfg_base,0x55)) /* send second key and check */
  205. return NULL;
  207. /* probe device ID */
  209. if (smc_access(cfg_base,reg))
  210. return NULL;
  212. devid=inb(cfg_base+1);
  214. if (devid==0) /* typical value for unused port */
  215. return NULL;
  217. if (devid==0xff) /* typical value for unused port */
  218. return NULL;
  220. /* probe revision ID */
  222. if (smc_access(cfg_base,reg+1))
  223. return NULL;
  225. rev=inb(cfg_base+1);
  227. if (rev>=128) /* i think this will make no sense */
  228. return NULL;
  230. if (devid==xdevid) /* protection against false positives */        
  231. return NULL;
  233. /* Check for expected device ID; are there others? */
  235. while(chip->devid!=devid) {
  237. chip++;
  239. if (chip->name==NULL)
  240. return NULL;
  241. }
  242. if (chip->rev>rev)
  243. return NULL;
  245. MESSAGE("found SMC SuperIO Chip (devid=0x%02x rev=%02X base=0x%04x): %s%sn",devid,rev,cfg_base,type,chip->name);
  247. if (chip->flags&NoIRDA)
  248. MESSAGE("chipset does not support IRDAn");
  250. return chip;
  251. }
  253. /*
  254.  * Function smc_superio_flat (chip, base, type)
  255.  *
  256.  *    Try get configuration of a smc SuperIO chip with flat register model
  257.  *
  258.  */
  259. static int __init smc_superio_flat(const smc_chip_t *chips, unsigned short cfg_base, char *type)
  260. {
  261. unsigned short fir_io;
  262. unsigned short sir_io;
  263. u8 mode;
  264. int ret = -ENODEV;
  266. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  268. if (smc_probe(cfg_base,0xD,chips,type)==NULL)
  269. return ret;
  271. outb(0x0c, cfg_base);
  273. mode = inb(cfg_base+1);
  274. mode = (mode & 0x38) >> 3;
  276. /* Value for IR port */
  277. if (mode && mode < 4) {
  278. /* SIR iobase */
  279. outb(0x25, cfg_base);
  280. sir_io = inb(cfg_base+1) << 2;
  282.         /* FIR iobase */
  283. outb(0x2b, cfg_base);
  284. fir_io = inb(cfg_base+1) << 3;
  286. if (fir_io) {
  287. if (ircc_open(fir_io, sir_io) == 0)
  288. ret=0; 
  289. }
  290. }
  292. /* Exit configuration */
  293. outb(0xaa, cfg_base);
  295. return ret;
  296. }
  298. /*
  299.  * Function smc_superio_paged (chip, base, type)
  300.  *
  301.  *    Try  get configuration of a smc SuperIO chip with paged register model
  302.  *
  303.  */
  304. static int __init smc_superio_paged(const smc_chip_t *chips, unsigned short cfg_base, char *type)
  305. {
  306. unsigned short fir_io;
  307. unsigned short sir_io;
  308. int ret = -ENODEV;
  310. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  312. if (smc_probe(cfg_base,0x20,chips,type)==NULL)
  313. return ret;
  315. /* Select logical device (UART2) */
  316. outb(0x07, cfg_base);
  317. outb(0x05, cfg_base + 1);
  319. /* SIR iobase */
  320. outb(0x60, cfg_base);
  321. sir_io  = inb(cfg_base + 1) << 8;
  322. outb(0x61, cfg_base);
  323. sir_io |= inb(cfg_base + 1);
  325. /* Read FIR base */
  326. outb(0x62, cfg_base);
  327. fir_io = inb(cfg_base + 1) << 8;
  328. outb(0x63, cfg_base);
  329. fir_io |= inb(cfg_base + 1);
  330. outb(0x2b, cfg_base); /* ??? */
  332. if (fir_io) {
  333. if (ircc_open(fir_io, sir_io) == 0)
  334. ret=0; 
  335. }
  337. /* Exit configuration */
  338. outb(0xaa, cfg_base);
  340. return ret;
  341. }
  343. static int __init smc_superio_fdc(unsigned short cfg_base)
  344. {
  345. if (check_region(cfg_base, 2) < 0) {
  346. IRDA_DEBUG(0, "%s: can't get cfg_base of 0x%03xn",
  347. __FUNCTION__, cfg_base);
  348. return -1;
  349. }
  351. if (!smc_superio_flat(fdc_chips_flat,cfg_base,"FDC")||!smc_superio_paged(fdc_chips_paged,cfg_base,"FDC"))
  352. return 0;
  354. return -1;
  355. }
  357. static int __init smc_superio_lpc(unsigned short cfg_base)
  358. {
  359. #if 0
  360. if (check_region(cfg_base, 2) < 0) {
  361. IRDA_DEBUG(0, "%s: can't get cfg_base of 0x%03xn",
  362. __FUNCTION__, cfg_base);
  363. return -1;
  364. }
  365. #endif
  367. if (!smc_superio_flat(lpc_chips_flat,cfg_base,"LPC")||!smc_superio_paged(lpc_chips_paged,cfg_base,"LPC"))
  368. return 0;
  370. return -1;
  371. }
  373. /*
  374.  * Function ircc_init ()
  375.  *
  376.  *    Initialize chip. Just try to find out how many chips we are dealing with
  377.  *    and where they are
  378.  */
  379. int __init ircc_init(void)
  380. {
  381. int ret=-ENODEV;
  383. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  385. dev_count=0;
  387. if ((ircc_fir>0)&&(ircc_sir>0)) {
  388.         MESSAGE(" Overriding FIR address 0x%04xn", ircc_fir);
  389. MESSAGE(" Overriding SIR address 0x%04xn", ircc_sir);
  391. if (ircc_open(ircc_fir, ircc_sir) == 0)
  392. return 0;
  394. return -ENODEV;
  395. }
  397. /* try user provided configuration register base address */
  398. if (ircc_cfg>0) {
  399.         MESSAGE(" Overriding configuration address 0x%04xn", ircc_cfg);
  400. if (!smc_superio_fdc(ircc_cfg))
  401. ret=0;
  402. }
  404. /* Trys to open for all the SMC chipsets we know about */
  406. IRDA_DEBUG(0, "%s Try to open all known SMC chipsetsn", __FUNCTION__);
  408. if (!smc_superio_fdc(0x3f0))
  409. ret=0;
  410. if (!smc_superio_fdc(0x370))
  411. ret=0;
  412. if (!smc_superio_fdc(0xe0))
  413. ret=0;
  414. if (!smc_superio_lpc(0x2e))
  415. ret=0;
  416. if (!smc_superio_lpc(0x4e))
  417. ret=0;
  419. return ret;
  420. }
  422. /*
  423.  * Function ircc_open (iobase, irq)
  424.  *
  425.  *    Try to open driver instance
  426.  *
  427.  */
  428. static int __init ircc_open(unsigned int fir_base, unsigned int sir_base)
  429. {
  430. struct ircc_cb *self;
  431.         struct irport_cb *irport;
  432. unsigned char low, high, chip, config, dma, irq, version;
  435. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  437. if (check_region(fir_base, CHIP_IO_EXTENT) < 0) {
  438. IRDA_DEBUG(0, "%s: can't get fir_base of 0x%03xn",
  439. __FUNCTION__, fir_base);
  440. return -ENODEV;
  441. }
  442. #if POSSIBLE_USED_BY_SERIAL_DRIVER
  443. if (check_region(sir_base, CHIP_IO_EXTENT) < 0) {
  444. IRDA_DEBUG(0, "%s: can't get sir_base of 0x%03xn",
  445. __FUNCTION__, sir_base);
  446. return -ENODEV;
  447. }
  448. #endif
  450. register_bank(fir_base, 3);
  452. high    = inb(fir_base+IRCC_ID_HIGH);
  453. low     = inb(fir_base+IRCC_ID_LOW);
  454. chip    = inb(fir_base+IRCC_CHIP_ID);
  455. version = inb(fir_base+IRCC_VERSION);
  456. config  = inb(fir_base+IRCC_INTERFACE);
  458. irq     = config >> 4 & 0x0f;
  459. dma     = config & 0x0f;
  461.         if (high != 0x10 || low != 0xb8 || (chip != 0xf1 && chip != 0xf2)) { 
  462.         IRDA_DEBUG(0, "%s(), addr 0x%04x - no device found!n", 
  463.          __FUNCTION__, fir_base);
  464. return -ENODEV;
  465. }
  466. MESSAGE("SMC IrDA Controller foundn IrCC version %d.%d, "
  467. "firport 0x%03x, sirport 0x%03x dma=%d, irq=%dn",
  468. chip & 0x0f, version, fir_base, sir_base, dma, irq);
  470. if (dev_count>DIM(dev_self)) {
  471.         IRDA_DEBUG(0, "%s(), to many devices!n", __FUNCTION__);
  472. return -ENOMEM;
  473. }
  475. /*
  476.  *  Allocate new instance of the driver
  477.  */
  478. self = kmalloc(sizeof(struct ircc_cb), GFP_KERNEL);
  479. if (self == NULL) {
  480. ERROR("%s, Can't allocate memory for control block!n",
  481.                       driver_name);
  482. return -ENOMEM;
  483. }
  484. memset(self, 0, sizeof(struct ircc_cb));
  485. spin_lock_init(&self->lock);
  487. /* Max DMA buffer size needed = (data_size + 6) * (window_size) + 6; */
  488. self->rx_buff.truesize = 4000; 
  489. self->tx_buff.truesize = 4000;
  491. self->rx_buff.head = (u8 *) kmalloc(self->rx_buff.truesize,
  492.       GFP_KERNEL|GFP_DMA);
  493. if (self->rx_buff.head == NULL) {
  494. ERROR("%s, Can't allocate memory for receive buffer!n",
  495.                       driver_name);
  496. kfree(self);
  497. return -ENOMEM;
  498. }
  500. self->tx_buff.head = (u8 *) kmalloc(self->tx_buff.truesize, 
  501.       GFP_KERNEL|GFP_DMA);
  502. if (self->tx_buff.head == NULL) {
  503. ERROR("%s, Can't allocate memory for transmit buffer!n",
  504.                       driver_name);
  505. kfree(self->rx_buff.head);
  506. kfree(self);
  507. return -ENOMEM;
  508. }
  510. irport = irport_open(dev_count, sir_base, irq);
  511. if (!irport) {
  512. kfree(self->tx_buff.head);
  513. kfree(self->rx_buff.head);
  514. kfree(self);
  515. return -ENODEV;
  516. }
  518. memset(self->rx_buff.head, 0, self->rx_buff.truesize);
  519. memset(self->tx_buff.head, 0, self->tx_buff.truesize);
  520.    
  521. /* Need to store self somewhere */
  522. dev_self[dev_count++] = self;
  524. /* Steal the network device from irport */
  525. self->netdev = irport->netdev;
  526. self->irport = irport;
  528. irport->priv = self;
  530. /* Initialize IO */
  531. self->io           = &irport->io;
  532. self->io->fir_base  = fir_base;
  533.         self->io->sir_base  = sir_base; /* Used by irport */
  534.         self->io->fir_ext   = CHIP_IO_EXTENT;
  535.         self->io->sir_ext   = 8; /* Used by irport */
  537. if (ircc_irq < 255) {
  538. if (ircc_irq!=irq)
  539. MESSAGE("%s, Overriding IRQ - chip says %d, using %dn",
  540. driver_name, self->io->irq, ircc_irq);
  541. self->io->irq = ircc_irq;
  542. }
  543. else
  544. self->io->irq = irq;
  545. if (ircc_dma < 255) {
  546. if (ircc_dma!=dma)
  547. MESSAGE("%s, Overriding DMA - chip says %d, using %dn",
  548. driver_name, self->io->dma, ircc_dma);
  549. self->io->dma = ircc_dma;
  550. }
  551. else
  552. self->io->dma = dma;
  554. request_region(fir_base, CHIP_IO_EXTENT, driver_name);
  556. /* Initialize QoS for this device */
  557. irda_init_max_qos_capabilies(&irport->qos);
  559. /* The only value we must override it the baudrate */
  560. irport->qos.baud_rate.bits = IR_9600|IR_19200|IR_38400|IR_57600|
  561. IR_115200|IR_576000|IR_1152000|(IR_4000000 << 8);
  563. irport->qos.min_turn_time.bits = 0x07;
  564. irport->qos.window_size.bits = 0x01;
  565. irda_qos_bits_to_value(&irport->qos);
  567. irport->flags = IFF_FIR|IFF_MIR|IFF_SIR|IFF_DMA|IFF_PIO;
  570. self->rx_buff.in_frame = FALSE;
  571. self->rx_buff.state = OUTSIDE_FRAME;
  572. self->tx_buff.data = self->tx_buff.head;
  573. self->rx_buff.data = self->rx_buff.head;
  575. /* Override the speed change function, since we must control it now */
  576. irport->change_speed = &ircc_change_speed;
  577. irport->interrupt    = &ircc_interrupt;
  578. self->netdev->open   = &ircc_net_open;
  579. self->netdev->stop   = &ircc_net_close;
  581. irport_start(self->irport);
  583.         self->pmdev = pm_register(PM_SYS_DEV, PM_SYS_IRDA, ircc_pmproc);
  584.         if (self->pmdev)
  585.                 self->pmdev->data = self;
  587. /* Power on device */
  589. outb(0x00, fir_base+IRCC_MASTER);
  591. return 0;
  592. }
  594. /*
  595.  * Function ircc_change_speed (self, baud)
  596.  *
  597.  *    Change the speed of the device
  598.  *
  599.  */
  600. static void ircc_change_speed(void *priv, u32 speed)
  601. {
  602. int iobase, ir_mode, ctrl, fast; 
  603. struct ircc_cb *self = (struct ircc_cb *) priv;
  604. struct net_device *dev;
  606. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  608. ASSERT(self != NULL, return;);
  610. dev = self->netdev;
  611. iobase = self->io->fir_base;
  613. /* Update accounting for new speed */
  614. self->io->speed = speed;
  616. outb(IRCC_MASTER_RESET, iobase+IRCC_MASTER);
  617. outb(0x00, iobase+IRCC_MASTER);
  619. switch (speed) {
  620. default:
  621. IRDA_DEBUG(0, "%s(), unknown baud rate of %dn", 
  622. __FUNCTION__, speed);
  623. /* FALLTHROUGH */
  624. case 9600:
  625. case 19200:
  626. case 38400:
  627. case 57600:
  628. case 115200:
  629. ir_mode = IRCC_CFGA_IRDA_SIR_A;
  630. ctrl = 0;
  631. fast = 0;
  632. break;
  633. case 576000:
  634. ir_mode = IRCC_CFGA_IRDA_HDLC;
  635. ctrl = IRCC_CRC;
  636. fast = 0;
  637. IRDA_DEBUG(0, "%s(), handling baud of 576000n", __FUNCTION__);
  638. break;
  639. case 1152000:
  640. ir_mode = IRCC_CFGA_IRDA_HDLC;
  641. ctrl = IRCC_1152 | IRCC_CRC;
  642. fast = 0;
  643. IRDA_DEBUG(0, "%s(), handling baud of 1152000n", __FUNCTION__);
  644. break;
  645. case 4000000:
  646. ir_mode = IRCC_CFGA_IRDA_4PPM;
  647. ctrl = IRCC_CRC;
  648. fast = IRCC_LCR_A_FAST;
  649. IRDA_DEBUG(0, "%s(), handling baud of 4000000n", __FUNCTION__);
  650. break;
  651. }
  653. register_bank(iobase, 0);
  654. outb(0, iobase+IRCC_IER);
  655. outb(IRCC_MASTER_INT_EN, iobase+IRCC_MASTER);
  657. /* Make special FIR init if necessary */
  658. if (speed > 115200) {
  659. irport_stop(self->irport);
  661. /* Install FIR transmit handler */
  662. dev->hard_start_xmit = &ircc_hard_xmit;
  664. /* 
  665.  * Don't know why we have to do this, but FIR interrupts 
  666.  * stops working if we remove it.
  667.  */
  668. /* outb(UART_MCR_OUT2, self->io->sir_base + UART_MCR); */
  670. /* Be ready for incoming frames */
  671. ircc_dma_receive(self, iobase);
  672. } else {
  673. /* Install SIR transmit handler */
  674. dev->hard_start_xmit = &irport_hard_xmit;
  675. irport_start(self->irport);
  677.         IRDA_DEBUG(0, "%s(), using irport to change speed to %dn", __FUNCTION__, speed);
  678. irport_change_speed(self->irport, speed);
  679. }
  681. register_bank(iobase, 1);
  682. outb(((inb(iobase+IRCC_SCE_CFGA) & 0x87) | ir_mode), 
  683.      iobase+IRCC_SCE_CFGA);
  685. #ifdef SMC_669 /* Uses pin 88/89 for Rx/Tx */
  686. outb(((inb(iobase+IRCC_SCE_CFGB) & 0x3f) | IRCC_CFGB_MUX_COM), 
  687.      iobase+IRCC_SCE_CFGB);
  688. #else
  689. outb(((inb(iobase+IRCC_SCE_CFGB) & 0x3f) | IRCC_CFGB_MUX_IR),
  690.      iobase+IRCC_SCE_CFGB);
  691. #endif
  692. (void) inb(iobase+IRCC_FIFO_THRESHOLD);
  693. outb(64, iobase+IRCC_FIFO_THRESHOLD);
  695. register_bank(iobase, 4);
  696. outb((inb(iobase+IRCC_CONTROL) & 0x30) | ctrl, iobase+IRCC_CONTROL);
  698. register_bank(iobase, 0);
  699. outb(fast, iobase+IRCC_LCR_A);
  701. netif_start_queue(dev);
  702. }
  704. /*
  705.  * Function ircc_hard_xmit (skb, dev)
  706.  *
  707.  *    Transmit the frame!
  708.  *
  709.  */
  710. static int ircc_hard_xmit(struct sk_buff *skb, struct net_device *dev)
  711. {
  712. struct irport_cb *irport;
  713. struct ircc_cb *self;
  714. unsigned long flags;
  715. s32 speed;
  716. int iobase;
  717. int mtt;
  719. irport = (struct irport_cb *) dev->priv;
  720. self = (struct ircc_cb *) irport->priv;
  721. ASSERT(self != NULL, return 0;);
  723. iobase = self->io->fir_base;
  725. netif_stop_queue(dev);
  727. /* Check if we need to change the speed after this frame */
  728. speed = irda_get_next_speed(skb);
  729. if ((speed != self->io->speed) && (speed != -1)) {
  730. /* Check for empty frame */
  731. if (!skb->len) {
  732. ircc_change_speed(self, speed); 
  733. dev_kfree_skb(skb);
  734. return 0;
  735. } else
  736. self->new_speed = speed;
  737. }
  739. spin_lock_irqsave(&self->lock, flags);
  741. memcpy(self->tx_buff.head, skb->data, skb->len);
  743. self->tx_buff.len = skb->len;
  744. self->tx_buff.data = self->tx_buff.head;
  746. mtt = irda_get_mtt(skb);
  747. if (mtt) {
  748. int bofs;
  750. /* 
  751.  * Compute how many BOFs (STA or PA's) we need to waste the
  752.  * min turn time given the speed of the link.
  753.  */
  754. bofs = mtt * (self->io->speed / 1000) / 8000;
  755. if (bofs > 4095)
  756. bofs = 4095;
  758. ircc_dma_xmit(self, iobase, bofs);
  759. } else {
  760. /* Transmit frame */
  761. ircc_dma_xmit(self, iobase, 0);
  762. }
  763. spin_unlock_irqrestore(&self->lock, flags);
  764. dev_kfree_skb(skb);
  766. return 0;
  767. }
  769. /*
  770.  * Function ircc_dma_xmit (self, iobase)
  771.  *
  772.  *    Transmit data using DMA
  773.  *
  774.  */
  775. static void ircc_dma_xmit(struct ircc_cb *self, int iobase, int bofs)
  776. {
  777. u8 ctrl;
  779. IRDA_DEBUG(2, "%s()n", __FUNCTION__);
  780. #if 0
  781. /* Disable Rx */
  782. register_bank(iobase, 0);
  783. outb(0x00, iobase+IRCC_LCR_B);
  784. #endif
  785. register_bank(iobase, 1);
  786. outb(inb(iobase+IRCC_SCE_CFGB) & ~IRCC_CFGB_DMA_ENABLE, 
  787.      iobase+IRCC_SCE_CFGB);
  789. self->io->direction = IO_XMIT;
  791. /* Set BOF additional count for generating the min turn time */
  792. register_bank(iobase, 4);
  793. outb(bofs & 0xff, iobase+IRCC_BOF_COUNT_LO);
  794. ctrl = inb(iobase+IRCC_CONTROL) & 0xf0;
  795. outb(ctrl | ((bofs >> 8) & 0x0f), iobase+IRCC_BOF_COUNT_HI);
  797. /* Set max Tx frame size */
  798. outb(self->tx_buff.len >> 8, iobase+IRCC_TX_SIZE_HI);
  799. outb(self->tx_buff.len & 0xff, iobase+IRCC_TX_SIZE_LO);
  801. /* Setup DMA controller (must be done after enabling chip DMA) */
  802. setup_dma(self->io->dma, self->tx_buff.data, self->tx_buff.len, 
  803.   DMA_TX_MODE);
  805. outb(UART_MCR_OUT2, self->io->sir_base + UART_MCR);
  806. /* Enable burst mode chip Tx DMA */
  807. register_bank(iobase, 1);
  808. outb(inb(iobase+IRCC_SCE_CFGB) | IRCC_CFGB_DMA_ENABLE |
  809.      IRCC_CFGB_DMA_BURST, iobase+IRCC_SCE_CFGB);
  811. /* Enable interrupt */
  812. outb(IRCC_MASTER_INT_EN, iobase+IRCC_MASTER);
  813. register_bank(iobase, 0);
  814. outb(IRCC_IER_ACTIVE_FRAME | IRCC_IER_EOM, iobase+IRCC_IER);
  816. /* Enable transmit */
  817. outb(IRCC_LCR_B_SCE_TRANSMIT|IRCC_LCR_B_SIP_ENABLE, iobase+IRCC_LCR_B);
  818. }
  820. /*
  821.  * Function ircc_dma_xmit_complete (self)
  822.  *
  823.  *    The transfer of a frame in finished. This function will only be called 
  824.  *    by the interrupt handler
  825.  *
  826.  */
  827. static void ircc_dma_xmit_complete(struct ircc_cb *self, int iobase)
  828. {
  829. IRDA_DEBUG(2, "%s()n", __FUNCTION__);
  830. #if 0
  831. /* Disable Tx */
  832. register_bank(iobase, 0);
  833. outb(0x00, iobase+IRCC_LCR_B);
  834. #endif
  835. register_bank(self->io->fir_base, 1);
  836. outb(inb(self->io->fir_base+IRCC_SCE_CFGB) & ~IRCC_CFGB_DMA_ENABLE,
  837.      self->io->fir_base+IRCC_SCE_CFGB);
  839. /* Check for underrrun! */
  840. register_bank(iobase, 0);
  841. if (inb(iobase+IRCC_LSR) & IRCC_LSR_UNDERRUN) {
  842. self->irport->stats.tx_errors++;
  843. self->irport->stats.tx_fifo_errors++;
  845. /* Reset error condition */
  846. register_bank(iobase, 0);
  847. outb(IRCC_MASTER_ERROR_RESET, iobase+IRCC_MASTER);
  848. outb(0x00, iobase+IRCC_MASTER);
  849. } else {
  850. self->irport->stats.tx_packets++;
  851. self->irport->stats.tx_bytes +=  self->tx_buff.len;
  852. }
  854. /* Check if it's time to change the speed */
  855. if (self->new_speed) {
  856. ircc_change_speed(self, self->new_speed);
  857. self->new_speed = 0;
  858. }
  860. netif_wake_queue(self->netdev);
  861. }
  863. /*
  864.  * Function ircc_dma_receive (self)
  865.  *
  866.  *    Get ready for receiving a frame. The device will initiate a DMA
  867.  *    if it starts to receive a frame.
  868.  *
  869.  */
  870. static int ircc_dma_receive(struct ircc_cb *self, int iobase) 
  871. {
  872. #if 0
  873. /* Turn off chip DMA */
  874. register_bank(iobase, 1);
  875. outb(inb(iobase+IRCC_SCE_CFGB) & ~IRCC_CFGB_DMA_ENABLE, 
  876.      iobase+IRCC_SCE_CFGB);
  877. #endif
  878. setup_dma(self->io->dma, self->rx_buff.data, self->rx_buff.truesize, 
  879.   DMA_RX_MODE);
  881. /* Set max Rx frame size */
  882. register_bank(iobase, 4);
  883. outb((2050 >> 8) & 0x0f, iobase+IRCC_RX_SIZE_HI);
  884. outb(2050 & 0xff, iobase+IRCC_RX_SIZE_LO);
  886. self->io->direction = IO_RECV;
  887. self->rx_buff.data = self->rx_buff.head;
  889. /* Setup DMA controller */
  891. /* Enable receiver */
  892. register_bank(iobase, 0);
  893. outb(IRCC_LCR_B_SCE_RECEIVE | IRCC_LCR_B_SIP_ENABLE, 
  894.      iobase+IRCC_LCR_B);
  896. /* Enable burst mode chip Rx DMA */
  897. register_bank(iobase, 1);
  898. outb(inb(iobase+IRCC_SCE_CFGB) | IRCC_CFGB_DMA_ENABLE | 
  899.      IRCC_CFGB_DMA_BURST, iobase+IRCC_SCE_CFGB);
  901. return 0;
  902. }
  904. /*
  905.  * Function ircc_dma_receive_complete (self)
  906.  *
  907.  *    Finished with receiving frames
  908.  *
  909.  */
  910. static void ircc_dma_receive_complete(struct ircc_cb *self, int iobase)
  911. {
  912. struct sk_buff *skb;
  913. int len, msgcnt;
  915. IRDA_DEBUG(2, "%s()n", __FUNCTION__);
  916. #if 0
  917. /* Disable Rx */
  918. register_bank(iobase, 0);
  919. outb(0x00, iobase+IRCC_LCR_B);
  920. #endif
  921. register_bank(iobase, 0);
  922. msgcnt = inb(iobase+IRCC_LCR_B) & 0x08;
  924. IRDA_DEBUG(2, "%s: dma count = %dn",
  925. __FUNCTION__, get_dma_residue(self->io->dma));
  927. len = self->rx_buff.truesize - get_dma_residue(self->io->dma);
  929. /* Remove CRC */
  930. if (self->io->speed < 4000000)
  931. len -= 2;
  932. else
  933. len -= 4;
  935. if ((len < 2) || (len > 2050)) {
  936. WARNING("%s(), bogus len=%dn", __FUNCTION__, len);
  937. return;
  938. }
  939. IRDA_DEBUG(2, "%s: msgcnt = %d, len=%dn", __FUNCTION__, msgcnt, len);
  941. skb = dev_alloc_skb(len+1);
  942. if (!skb)  {
  943. WARNING("%s(), memory squeeze, dropping frame.n", __FUNCTION__);
  944. return;
  945. }
  946. /* Make sure IP header gets aligned */
  947. skb_reserve(skb, 1); 
  949. memcpy(skb_put(skb, len), self->rx_buff.data, len);
  950. self->irport->stats.rx_packets++;
  951. self->irport->stats.rx_bytes += len;
  953. skb->dev = self->netdev;
  954. skb->mac.raw  = skb->data;
  955. skb->protocol = htons(ETH_P_IRDA);
  956. netif_rx(skb);
  957. }
  959. /*
  960.  * Function ircc_interrupt (irq, dev_id, regs)
  961.  *
  962.  *    An interrupt from the chip has arrived. Time to do some work
  963.  *
  964.  */
  965. static void ircc_interrupt(int irq, void *dev_id, struct pt_regs *regs)
  966. {
  967. struct net_device *dev = (struct net_device *) dev_id;
  968. struct irport_cb *irport;
  969. struct ircc_cb *self;
  970. int iobase, iir;
  972. if (dev == NULL) {
  973. printk(KERN_WARNING "%s: irq %d for unknown device.n", 
  974.        driver_name, irq);
  975. return;
  976. }
  977. irport = (struct irport_cb *) dev->priv;
  978. ASSERT(irport != NULL, return;);
  979. self = (struct ircc_cb *) irport->priv;
  980. ASSERT(self != NULL, return;);
  982. /* Check if we should use the SIR interrupt handler */
  983. if (self->io->speed < 576000) {
  984. irport_interrupt(irq, dev_id, regs);
  985. return;
  986. }
  987. iobase = self->io->fir_base;
  989. spin_lock(&self->lock);
  991. register_bank(iobase, 0);
  992. iir = inb(iobase+IRCC_IIR);
  994. /* Disable interrupts */
  995. outb(0, iobase+IRCC_IER);
  997. IRDA_DEBUG(2, "%s(), iir = 0x%02xn", __FUNCTION__, iir);
  999. if (iir & IRCC_IIR_EOM) {
  1000. if (self->io->direction == IO_RECV)
  1001. ircc_dma_receive_complete(self, iobase);
  1002. else
  1003. ircc_dma_xmit_complete(self, iobase);
  1005. ircc_dma_receive(self, iobase);
  1006. }
  1008. /* Enable interrupts again */
  1009. register_bank(iobase, 0);
  1010. outb(IRCC_IER_ACTIVE_FRAME|IRCC_IER_EOM, iobase+IRCC_IER);
  1012. spin_unlock(&self->lock);
  1013. }
  1015. #if 0 /* unused */
  1016. /*
  1017.  * Function ircc_is_receiving (self)
  1018.  *
  1019.  *    Return TRUE is we are currently receiving a frame
  1020.  *
  1021.  */
  1022. static int ircc_is_receiving(struct ircc_cb *self)
  1023. {
  1024. int status = FALSE;
  1025. /* int iobase; */
  1027. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  1029. ASSERT(self != NULL, return FALSE;);
  1031. IRDA_DEBUG(0, "%s: dma count = %dn",
  1032. __FUNCTION__, get_dma_residue(self->io->dma));
  1034. status = (self->rx_buff.state != OUTSIDE_FRAME);
  1036. return status;
  1037. }
  1038. #endif /* unused */
  1040. /*
  1041.  * Function ircc_net_open (dev)
  1042.  *
  1043.  *    Start the device
  1044.  *
  1045.  */
  1046. static int ircc_net_open(struct net_device *dev)
  1047. {
  1048. struct irport_cb *irport;
  1049. struct ircc_cb *self;
  1050. int iobase;
  1052. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  1054. ASSERT(dev != NULL, return -1;);
  1055. irport = (struct irport_cb *) dev->priv;
  1056. self = (struct ircc_cb *) irport->priv;
  1058. ASSERT(self != NULL, return 0;);
  1060. iobase = self->io->fir_base;
  1062. irport_net_open(dev); /* irport allocates the irq */
  1064. /*
  1065.  * Always allocate the DMA channel after the IRQ,
  1066.  * and clean up on failure.
  1067.  */
  1068. if (request_dma(self->io->dma, dev->name)) {
  1069. irport_net_close(dev);
  1071. WARNING("%s(), unable to allocate DMA=%dn", __FUNCTION__, self->io->dma);
  1072. return -EAGAIN;
  1073. }
  1075. MOD_INC_USE_COUNT;
  1077. return 0;
  1078. }
  1080. /*
  1081.  * Function ircc_net_close (dev)
  1082.  *
  1083.  *    Stop the device
  1084.  *
  1085.  */
  1086. static int ircc_net_close(struct net_device *dev)
  1087. {
  1088. struct irport_cb *irport;
  1089. struct ircc_cb *self;
  1090. int iobase;
  1092. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  1094. ASSERT(dev != NULL, return -1;);
  1095. irport = (struct irport_cb *) dev->priv;
  1096. self = (struct ircc_cb *) irport->priv;
  1098. ASSERT(self != NULL, return 0;);
  1100. iobase = self->io->fir_base;
  1102. irport_net_close(dev);
  1104. disable_dma(self->io->dma);
  1106. free_dma(self->io->dma);
  1108. MOD_DEC_USE_COUNT;
  1110. return 0;
  1111. }
  1113. static void ircc_suspend(struct ircc_cb *self)
  1114. {
  1115. MESSAGE("%s, Suspendingn", driver_name);
  1117. if (self->io->suspended)
  1118. return;
  1120. ircc_net_close(self->netdev);
  1122. self->io->suspended = 1;
  1123. }
  1125. static void ircc_wakeup(struct ircc_cb *self)
  1126. {
  1127. unsigned long flags;
  1129. if (!self->io->suspended)
  1130. return;
  1132. save_flags(flags);
  1133. cli();
  1135. ircc_net_open(self->netdev);
  1137. restore_flags(flags);
  1138. MESSAGE("%s, Waking upn", driver_name);
  1139. }
  1141. static int ircc_pmproc(struct pm_dev *dev, pm_request_t rqst, void *data)
  1142. {
  1143.         struct ircc_cb *self = (struct ircc_cb*) dev->data;
  1144.         if (self) {
  1145.                 switch (rqst) {
  1146.                 case PM_SUSPEND:
  1147.                         ircc_suspend(self);
  1148.                         break;
  1149.                 case PM_RESUME:
  1150.                         ircc_wakeup(self);
  1151.                         break;
  1152.                 }
  1153.         }
  1154. return 0;
  1155. }
  1157. #ifdef MODULE
  1159. /*
  1160.  * Function ircc_close (self)
  1161.  *
  1162.  *    Close driver instance
  1163.  *
  1164.  */
  1165. #ifdef MODULE
  1166. static int __exit ircc_close(struct ircc_cb *self)
  1167. {
  1168. int iobase;
  1170. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  1172. ASSERT(self != NULL, return -1;);
  1174.         iobase = self->irport->io.fir_base;
  1176. irport_close(self->irport);
  1178. /* Stop interrupts */
  1179. register_bank(iobase, 0);
  1180. outb(0, iobase+IRCC_IER);
  1181. outb(IRCC_MASTER_RESET, iobase+IRCC_MASTER);
  1182. outb(0x00, iobase+IRCC_MASTER);
  1183. #if 0
  1184. /* Reset to SIR mode */
  1185. register_bank(iobase, 1);
  1186.         outb(IRCC_CFGA_IRDA_SIR_A|IRCC_CFGA_TX_POLARITY, iobase+IRCC_SCE_CFGA);
  1187.         outb(IRCC_CFGB_IR, iobase+IRCC_SCE_CFGB);
  1188. #endif
  1189. /* Release the PORT that this driver is using */
  1190. IRDA_DEBUG(0, "%s(), releasing 0x%03xn", 
  1191. __FUNCTION__, self->io->fir_base);
  1193. release_region(self->io->fir_base, self->io->fir_ext);
  1195. if (self->tx_buff.head)
  1196. kfree(self->tx_buff.head);
  1198. if (self->rx_buff.head)
  1199. kfree(self->rx_buff.head);
  1201. kfree(self);
  1203. return 0;
  1204. }
  1205. #endif /* MODULE */
  1207. static int __init smc_init(void)
  1208. {
  1209. return ircc_init();
  1210. }
  1212. void __exit smc_cleanup(void)
  1213. {
  1214. int i;
  1216. IRDA_DEBUG(0, "%s()n", __FUNCTION__);
  1218. for (i=0; i < 2; i++) {
  1219. if (dev_self[i])
  1220. ircc_close(dev_self[i]);
  1221. }
  1222. }
  1224. module_init(smc_init);
  1225. module_exit(smc_cleanup);
  1226.  
  1227. MODULE_AUTHOR("Thomas Davis <tadavis@jps.net>");
  1228. MODULE_DESCRIPTION("SMC IrCC controller driver");
  1229. MODULE_LICENSE("GPL");
  1231. MODULE_PARM(ircc_dma, "1i");
  1232. MODULE_PARM_DESC(ircc_dma, "DMA channel");
  1233. MODULE_PARM(ircc_irq, "1i");
  1234. MODULE_PARM_DESC(ircc_irq, "IRQ line");
  1235. MODULE_PARM(ircc_fir, "1-4i");
  1236. MODULE_PARM_DESC(ircc_fir, "FIR Base Address");
  1237. MODULE_PARM(ircc_sir, "1-4i");
  1238. MODULE_PARM_DESC(ircc_sir, "SIR Base Address");
  1239. MODULE_PARM(ircc_cfg, "1-4i");
  1240. MODULE_PARM_DESC(ircc_cfg, "Configuration register base address");
  1242. #endif /* MODULE */