开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
bcm1250Lib.h
资源名称：ixp425BSP.rar　[点击查看]
上传用户：luoyougen
上传日期：2008-05-12
资源大小：23136k
文件大小：137k
源码类别：

VxWorks

开发平台：

C/C++

bcm1250Lib.h：源码内容
  1. #define S_MC_EMODE                  0
  2. #define M_MC_EMODE                  _SB_MAKEMASK(15,S_MC_EMODE)
  3. #define V_MC_EMODE(x)               _SB_MAKEVALUE(x,S_MC_EMODE)
  4. #define G_MC_EMODE(x)               _SB_GETVALUE(x,S_MC_EMODE,M_MC_EMODE)
  5. #define V_MC_EMODE_DEFAULT          V_MC_EMODE(0)
  7. #define S_MC_MODE                   16
  8. #define M_MC_MODE                   _SB_MAKEMASK(15,S_MC_MODE)
  9. #define V_MC_MODE(x)                _SB_MAKEVALUE(x,S_MC_MODE)
  10. #define G_MC_MODE(x)                _SB_GETVALUE(x,S_MC_MODE,M_MC_MODE)
  11. #define V_MC_MODE_DEFAULT           V_MC_MODE(0x22)
  13. #define S_MC_DRAM_TYPE              32
  14. #define M_MC_DRAM_TYPE              _SB_MAKEMASK(3,S_MC_DRAM_TYPE)
  15. #define V_MC_DRAM_TYPE(x)           _SB_MAKEVALUE(x,S_MC_DRAM_TYPE)
  16. #define G_MC_DRAM_TYPE(x)           _SB_GETVALUE(x,S_MC_DRAM_TYPE,M_MC_DRAM_TYPE)
  18. #define K_MC_DRAM_TYPE_JEDEC        0
  19. #define K_MC_DRAM_TYPE_FCRAM        1
  20. #define K_MC_DRAM_TYPE_SGRAM     2
  22. #define V_MC_DRAM_TYPE_JEDEC        V_MC_DRAM_TYPE(K_MC_DRAM_TYPE_JEDEC)
  23. #define V_MC_DRAM_TYPE_FCRAM        V_MC_DRAM_TYPE(K_MC_DRAM_TYPE_FCRAM)
  24. #define V_MC_DRAM_TYPE_SGRAM        V_MC_DRAM_TYPE(K_MC_DRAM_TYPE_SGRAM)
  26. #define M_MC_EXTERNALDECODE     _SB_MAKEMASK1(35)
  31. /*
  32.  * SDRAM Timing Register  (Table 6-15)
  33.  */
  35. #define M_MC_w2rIDLE_TWOCYCLES   _SB_MAKEMASK1(62)
  36. #define M_MC_r2wIDLE_TWOCYCLES   _SB_MAKEMASK1(61)
  37. #define M_MC_r2rIDLE_TWOCYCLES   _SB_MAKEMASK1(60)
  39. #define S_MC_tFIFO                56
  40. #define M_MC_tFIFO                _SB_MAKEMASK(4,S_MC_tFIFO)
  41. #define V_MC_tFIFO(x)             _SB_MAKEVALUE(x,S_MC_tFIFO)
  42. #define K_MC_tFIFO_DEFAULT        1
  43. #define V_MC_tFIFO_DEFAULT        V_MC_tFIFO(K_MC_tFIFO_DEFAULT)
  45. #define S_MC_tRFC                 52
  46. #define M_MC_tRFC                 _SB_MAKEMASK(4,S_MC_tRFC)
  47. #define V_MC_tRFC(x)              _SB_MAKEVALUE(x,S_MC_tRFC)
  48. #define K_MC_tRFC_DEFAULT         12
  49. #define V_MC_tRFC_DEFAULT         V_MC_tRFC(K_MC_tRFC_DEFAULT)
  51. #define S_MC_tCwCr                40
  52. #define M_MC_tCwCr                _SB_MAKEMASK(4,S_MC_tCwCr)
  53. #define V_MC_tCwCr(x)             _SB_MAKEVALUE(x,S_MC_tCwCr)
  54. #define K_MC_tCwCr_DEFAULT        4
  55. #define V_MC_tCwCr_DEFAULT        V_MC_tCwCr(K_MC_tCwCr_DEFAULT)
  57. #define S_MC_tRCr                 28
  58. #define M_MC_tRCr                 _SB_MAKEMASK(4,S_MC_tRCr)
  59. #define V_MC_tRCr(x)              _SB_MAKEVALUE(x,S_MC_tRCr)
  60. #define K_MC_tRCr_DEFAULT         9
  61. #define V_MC_tRCr_DEFAULT         V_MC_tRCr(K_MC_tRCr_DEFAULT)
  63. #define S_MC_tRCw                 24
  64. #define M_MC_tRCw                 _SB_MAKEMASK(4,S_MC_tRCw)
  65. #define V_MC_tRCw(x)              _SB_MAKEVALUE(x,S_MC_tRCw)
  66. #define K_MC_tRCw_DEFAULT         10
  67. #define V_MC_tRCw_DEFAULT         V_MC_tRCw(K_MC_tRCw_DEFAULT)
  69. #define S_MC_tRRD                 20
  70. #define M_MC_tRRD                 _SB_MAKEMASK(4,S_MC_tRRD)
  71. #define V_MC_tRRD(x)              _SB_MAKEVALUE(x,S_MC_tRRD)
  72. #define K_MC_tRRD_DEFAULT         2
  73. #define V_MC_tRRD_DEFAULT         V_MC_tRRD(K_MC_tRRD_DEFAULT)
  75. #define S_MC_tRP                  16
  76. #define M_MC_tRP                  _SB_MAKEMASK(4,S_MC_tRP)
  77. #define V_MC_tRP(x)               _SB_MAKEVALUE(x,S_MC_tRP)
  78. #define K_MC_tRP_DEFAULT          4
  79. #define V_MC_tRP_DEFAULT          V_MC_tRP(K_MC_tRP_DEFAULT)
  81. #define S_MC_tCwD                 8
  82. #define M_MC_tCwD                 _SB_MAKEMASK(4,S_MC_tCwD)
  83. #define V_MC_tCwD(x)              _SB_MAKEVALUE(x,S_MC_tCwD)
  84. #define K_MC_tCwD_DEFAULT         1
  85. #define V_MC_tCwD_DEFAULT         V_MC_tCwD(K_MC_tCwD_DEFAULT)
  87. #define M_tCrDh                   _SB_MAKEMASK1(7)
  89. #define S_MC_tCrD                 4
  90. #define M_MC_tCrD                 _SB_MAKEMASK(3,S_MC_tCrD)
  91. #define V_MC_tCrD(x)              _SB_MAKEVALUE(x,S_MC_tCrD)
  92. #define K_MC_tCrD_DEFAULT         2
  93. #define V_MC_tCrD_DEFAULT         V_MC_tCrD(K_MC_tCrD_DEFAULT)
  95. #define S_MC_tRCD                 0
  96. #define M_MC_tRCD                 _SB_MAKEMASK(4,S_MC_tRCD)
  97. #define V_MC_tRCD(x)              _SB_MAKEVALUE(x,S_MC_tRCD)
  98. #define K_MC_tRCD_DEFAULT         3
  99. #define V_MC_tRCD_DEFAULT         V_MC_tRCD(K_MC_tRCD_DEFAULT)
  101. #define V_MC_TIMING_DEFAULT     V_MC_tFIFO(K_MC_tFIFO_DEFAULT) | 
  102.                                 V_MC_tRFC(K_MC_tRFC_DEFAULT) | 
  103.                                 V_MC_tCwCr(K_MC_tCwCr_DEFAULT) | 
  104.                                 V_MC_tRCr(K_MC_tRCr_DEFAULT) | 
  105.                                 V_MC_tRCw(K_MC_tRCw_DEFAULT) | 
  106.                                 V_MC_tRRD(K_MC_tRRD_DEFAULT) | 
  107.                                 V_MC_tRP(K_MC_tRP_DEFAULT) | 
  108.                                 V_MC_tCwD(K_MC_tCwD_DEFAULT) | 
  109.                                 V_MC_tCrD(K_MC_tCrD_DEFAULT) | 
  110.                                 V_MC_tRCD(K_MC_tRCD_DEFAULT) | 
  111.                                 M_MC_r2rIDLE_TWOCYCLES
  113. /*
  114.  * Errata says these are not the default
  115.  *                               M_MC_w2rIDLE_TWOCYCLES | 
  116.  *                               M_MC_r2wIDLE_TWOCYCLES | 
  117.  */
  120. /*
  121.  * Chip Select Start Address Register (Table 6-17)
  122.  */
  124. #define S_MC_CS0_START              0
  125. #define M_MC_CS0_START              _SB_MAKEMASK(16,S_MC_CS0_START)
  126. #define V_MC_CS0_START(x)           _SB_MAKEVALUE(x,S_MC_CS0_START)
  127. #define G_MC_CS0_START(x)           _SB_GETVALUE(x,S_MC_CS0_START,M_MC_CS0_START)
  129. #define S_MC_CS1_START              16
  130. #define M_MC_CS1_START              _SB_MAKEMASK(16,S_MC_CS1_START)
  131. #define V_MC_CS1_START(x)           _SB_MAKEVALUE(x,S_MC_CS1_START)
  132. #define G_MC_CS1_START(x)           _SB_GETVALUE(x,S_MC_CS1_START,M_MC_CS1_START)
  134. #define S_MC_CS2_START              32
  135. #define M_MC_CS2_START              _SB_MAKEMASK(16,S_MC_CS2_START)
  136. #define V_MC_CS2_START(x)           _SB_MAKEVALUE(x,S_MC_CS2_START)
  137. #define G_MC_CS2_START(x)           _SB_GETVALUE(x,S_MC_CS2_START,M_MC_CS2_START)
  139. #define S_MC_CS3_START              48
  140. #define M_MC_CS3_START              _SB_MAKEMASK(16,S_MC_CS3_START)
  141. #define V_MC_CS3_START(x)           _SB_MAKEVALUE(x,S_MC_CS3_START)
  142. #define G_MC_CS3_START(x)           _SB_GETVALUE(x,S_MC_CS3_START,M_MC_CS3_START)
  144. /*
  145.  * Chip Select End Address Register (Table 6-18)
  146.  */
  148. #define S_MC_CS0_END                0
  149. #define M_MC_CS0_END                _SB_MAKEMASK(16,S_MC_CS0_END)
  150. #define V_MC_CS0_END(x)             _SB_MAKEVALUE(x,S_MC_CS0_END)
  151. #define G_MC_CS0_END(x)             _SB_GETVALUE(x,S_MC_CS0_END,M_MC_CS0_END)
  153. #define S_MC_CS1_END                16
  154. #define M_MC_CS1_END                _SB_MAKEMASK(16,S_MC_CS1_END)
  155. #define V_MC_CS1_END(x)             _SB_MAKEVALUE(x,S_MC_CS1_END)
  156. #define G_MC_CS1_END(x)             _SB_GETVALUE(x,S_MC_CS1_END,M_MC_CS1_END)
  158. #define S_MC_CS2_END                32
  159. #define M_MC_CS2_END                _SB_MAKEMASK(16,S_MC_CS2_END)
  160. #define V_MC_CS2_END(x)             _SB_MAKEVALUE(x,S_MC_CS2_END)
  161. #define G_MC_CS2_END(x)             _SB_GETVALUE(x,S_MC_CS2_END,M_MC_CS2_END)
  163. #define S_MC_CS3_END                48
  164. #define M_MC_CS3_END                _SB_MAKEMASK(16,S_MC_CS3_END)
  165. #define V_MC_CS3_END(x)             _SB_MAKEVALUE(x,S_MC_CS3_END)
  166. #define G_MC_CS3_END(x)             _SB_GETVALUE(x,S_MC_CS3_END,M_MC_CS3_END)
  168. /*
  169.  * Chip Select Interleave Register (Table 6-19)
  170.  */
  172. #define S_MC_INTLV_RESERVED         0
  173. #define M_MC_INTLV_RESERVED         _SB_MAKEMASK(5,S_MC_INTLV_RESERVED)
  175. #define S_MC_INTERLEAVE             7
  176. #define M_MC_INTERLEAVE             _SB_MAKEMASK(18,S_MC_INTERLEAVE)
  177. #define V_MC_INTERLEAVE(x)          _SB_MAKEVALUE(x,S_MC_INTERLEAVE)
  179. #define S_MC_INTLV_MBZ              25
  180. #define M_MC_INTLV_MBZ              _SB_MAKEMASK(39,S_MC_INTLV_MBZ)
  182. /*
  183.  * Row Address Bits Register (Table 6-20)
  184.  */
  186. #define S_MC_RAS_RESERVED           0
  187. #define M_MC_RAS_RESERVED           _SB_MAKEMASK(5,S_MC_RAS_RESERVED)
  189. #define S_MC_RAS_SELECT             12
  190. #define M_MC_RAS_SELECT             _SB_MAKEMASK(25,S_MC_RAS_SELECT)
  191. #define V_MC_RAS_SELECT(x)          _SB_MAKEVALUE(x,S_MC_RAS_SELECT)
  193. #define S_MC_RAS_MBZ                37
  194. #define M_MC_RAS_MBZ                _SB_MAKEMASK(27,S_MC_RAS_MBZ)
  197. /*
  198.  * Column Address Bits Register (Table 6-21)
  199.  */
  201. #define S_MC_CAS_RESERVED           0
  202. #define M_MC_CAS_RESERVED           _SB_MAKEMASK(5,S_MC_CAS_RESERVED)
  204. #define S_MC_CAS_SELECT             5
  205. #define M_MC_CAS_SELECT             _SB_MAKEMASK(18,S_MC_CAS_SELECT)
  206. #define V_MC_CAS_SELECT(x)          _SB_MAKEVALUE(x,S_MC_CAS_SELECT)
  208. #define S_MC_CAS_MBZ                23
  209. #define M_MC_CAS_MBZ                _SB_MAKEMASK(41,S_MC_CAS_MBZ)
  212. /*
  213.  * Bank Address Address Bits Register (Table 6-22)
  214.  */
  216. #define S_MC_BA_RESERVED            0
  217. #define M_MC_BA_RESERVED            _SB_MAKEMASK(5,S_MC_BA_RESERVED)
  219. #define S_MC_BA_SELECT              5
  220. #define M_MC_BA_SELECT              _SB_MAKEMASK(20,S_MC_BA_SELECT)
  221. #define V_MC_BA_SELECT(x)           _SB_MAKEVALUE(x,S_MC_BA_SELECT)
  223. #define S_MC_BA_MBZ                 25
  224. #define M_MC_BA_MBZ                 _SB_MAKEMASK(39,S_MC_BA_MBZ)
  226. /*
  227.  * Chip Select Attribute Register (Table 6-23)
  228.  */
  230. #define K_MC_CS_ATTR_CLOSED         0
  231. #define K_MC_CS_ATTR_CASCHECK       1
  232. #define K_MC_CS_ATTR_HINT           2
  233. #define K_MC_CS_ATTR_OPEN           3
  235. #define S_MC_CS0_PAGE               0
  236. #define M_MC_CS0_PAGE               _SB_MAKEMASK(2,S_MC_CS0_PAGE)
  237. #define V_MC_CS0_PAGE(x)            _SB_MAKEVALUE(x,S_MC_CS0_PAGE)
  238. #define G_MC_CS0_PAGE(x)            _SB_GETVALUE(x,S_MC_CS0_PAGE,M_MC_CS0_PAGE)
  240. #define S_MC_CS1_PAGE               16
  241. #define M_MC_CS1_PAGE               _SB_MAKEMASK(2,S_MC_CS1_PAGE)
  242. #define V_MC_CS1_PAGE(x)            _SB_MAKEVALUE(x,S_MC_CS1_PAGE)
  243. #define G_MC_CS1_PAGE(x)            _SB_GETVALUE(x,S_MC_CS1_PAGE,M_MC_CS1_PAGE)
  245. #define S_MC_CS2_PAGE               32
  246. #define M_MC_CS2_PAGE               _SB_MAKEMASK(2,S_MC_CS2_PAGE)
  247. #define V_MC_CS2_PAGE(x)            _SB_MAKEVALUE(x,S_MC_CS2_PAGE)
  248. #define G_MC_CS2_PAGE(x)            _SB_GETVALUE(x,S_MC_CS2_PAGE,M_MC_CS2_PAGE)
  250. #define S_MC_CS3_PAGE               48
  251. #define M_MC_CS3_PAGE               _SB_MAKEMASK(2,S_MC_CS3_PAGE)
  252. #define V_MC_CS3_PAGE(x)            _SB_MAKEVALUE(x,S_MC_CS3_PAGE)
  253. #define G_MC_CS3_PAGE(x)            _SB_GETVALUE(x,S_MC_CS3_PAGE,M_MC_CS3_PAGE)
  255. /*
  256.  * ECC Test ECC Register (Table 6-25)
  257.  */
  259. #define S_MC_ECC_INVERT             0
  260. #define M_MC_ECC_INVERT             _SB_MAKEMASK(8,S_MC_ECC_INVERT)
  263. /*  *********************************************************************
  264.     *  DMA constants
  265.     ********************************************************************* */
  267. /* 
  268.  * Ethernet and Serial DMA Configuration Register 0  (Table 7-4)
  269.  * Registers: DMA_CONFIG0_MAC_x_RX_CH_0 
  270.  * Registers: DMA_CONFIG0_MAC_x_TX_CH_0
  271.  * Registers: DMA_CONFIG0_SER_x_RX
  272.  * Registers: DMA_CONFIG0_SER_x_TX
  273.  */
  276. #define M_DMA_DROP                  _SB_MAKEMASK1(0)
  277. #define M_DMA_CHAIN_SEL             _SB_MAKEMASK1(1)
  278. #define M_DMA_RESERVED1             _SB_MAKEMASK1(2)
  279. #define M_DMA_EOP_INT_EN            _SB_MAKEMASK1(3)
  280. #define M_DMA_HWM_INT_EN            _SB_MAKEMASK1(4)
  281. #define M_DMA_LWM_INT_EN            _SB_MAKEMASK1(5)
  282. #define M_DMA_TBX_EN                _SB_MAKEMASK1(6)
  283. #define M_DMA_TDX_EN                _SB_MAKEMASK1(7)
  285. #define S_DMA_INT_PKTCNT            _SB_MAKE64(8)
  286. #define M_DMA_INT_PKTCNT            _SB_MAKEMASK(8,S_DMA_INT_PKTCNT)
  287. #define V_DMA_INT_PKTCNT(x)         _SB_MAKEVALUE(x,S_DMA_INT_PKTCNT)
  288. #define G_DMA_INT_PKTCNT(x)         _SB_GETVALUE(x,S_DMA_INT_PKTCNT,M_DMA_INT_PKTCNT)
  290. #define S_DMA_RINGSZ                _SB_MAKE64(16)
  291. #define M_DMA_RINGSZ                _SB_MAKEMASK(16,S_DMA_RINGSZ)
  292. #define V_DMA_RINGSZ(x)             _SB_MAKEVALUE(x,S_DMA_RINGSZ)
  293. #define G_DMA_RINGSZ(x)             _SB_GETVALUE(x,S_DMA_RINGSZ,M_DMA_RINGSZ)
  295. #define S_DMA_HIGH_WATERMARK        _SB_MAKE64(32)
  296. #define M_DMA_HIGH_WATERMARK        _SB_MAKEMASK(16,S_DMA_HIGH_WATERMARK)
  297. #define V_DMA_HIGH_WATERMARK(x)     _SB_MAKEVALUE(x,S_DMA_HIGH_WATERMARK)
  298. #define G_DMA_HIGH_WATERMARK(x)     _SB_GETVALUE(x,S_DMA_HIGH_WATERMARK,M_DMA_HIGH_WATERMARK)
  300. #define S_DMA_LOW_WATERMARK         _SB_MAKE64(48)
  301. #define M_DMA_LOW_WATERMARK         _SB_MAKEMASK(16,S_DMA_LOW_WATERMARK)
  302. #define V_DMA_LOW_WATERMARK(x)      _SB_MAKEVALUE(x,S_DMA_LOW_WATERMARK)
  303. #define G_DMA_LOW_WATERMARK(x)      _SB_GETVALUE(x,S_DMA_LOW_WATERMARK,M_DMA_LOW_WATERMARK)
  305. /*
  306.  * Ethernet and Serial DMA Configuration Register 2 (Table 7-5)
  307.  * Registers: DMA_CONFIG1_MAC_x_RX_CH_0 
  308.  * Registers: DMA_CONFIG1_DMA_x_TX_CH_0
  309.  * Registers: DMA_CONFIG1_SER_x_RX
  310.  * Registers: DMA_CONFIG1_SER_x_TX
  311.  */
  313. #define M_DMA_HDR_CF_EN             _SB_MAKEMASK1(0)
  314. #define M_DMA_ASIC_XFR_EN           _SB_MAKEMASK1(1)
  315. #define M_DMA_PRE_ADDR_EN           _SB_MAKEMASK1(2)
  316. #define M_DMA_FLOW_CTL_EN           _SB_MAKEMASK1(3)
  317. #define M_DMA_NO_DSCR_UPDT          _SB_MAKEMASK1(4)
  318. #define M_DMA_L2CA     _SB_MAKEMASK1(5)
  320. #define M_DMA_MBZ1                  _SB_MAKEMASK(6,15)
  322. #define S_DMA_HDR_SIZE              _SB_MAKE64(21)
  323. #define M_DMA_HDR_SIZE              _SB_MAKEMASK(9,S_DMA_HDR_SIZE)
  324. #define V_DMA_HDR_SIZE(x)           _SB_MAKEVALUE(x,S_DMA_HDR_SIZE)
  325. #define G_DMA_HDR_SIZE(x)           _SB_GETVALUE(x,S_DMA_HDR_SIZE,M_DMA_HDR_SIZE)
  327. #define M_DMA_MBZ2                  _SB_MAKEMASK(5,32)
  329. #define S_DMA_ASICXFR_SIZE          _SB_MAKE64(37)
  330. #define M_DMA_ASICXFR_SIZE          _SB_MAKEMASK(9,S_DMA_ASICXFR_SIZE)
  331. #define V_DMA_ASICXFR_SIZE(x)       _SB_MAKEVALUE(x,S_DMA_ASICXFR_SIZE)
  332. #define G_DMA_ASICXFR_SIZE(x)       _SB_GETVALUE(x,S_DMA_ASICXFR_SIZE,M_DMA_ASICXFR_SIZE)
  334. #define S_DMA_INT_TIMEOUT           _SB_MAKE64(48)
  335. #define M_DMA_INT_TIMEOUT           _SB_MAKEMASK(16,S_DMA_INT_TIMEOUT)
  336. #define V_DMA_INT_TIMEOUT(x)        _SB_MAKEVALUE(x,S_DMA_INT_TIMEOUT)
  337. #define G_DMA_INT_TIMEOUT(x)        _SB_GETVALUE(x,S_DMA_INT_TIMEOUT,M_DMA_INT_TIMEOUT)
  339. /*
  340.  * Ethernet and Serial DMA Descriptor base address (Table 7-6)
  341.  */
  343. #define M_DMA_DSCRBASE_MBZ          _SB_MAKEMASK(4,0)
  346. /*
  347.  * ASIC Mode Base Address (Table 7-7)
  348.  */
  350. #define M_DMA_ASIC_BASE_MBZ         _SB_MAKEMASK(20,0)
  352. /*
  353.  * DMA Descriptor Count Registers (Table 7-8)
  354.  */
  355.  
  356. /* No bitfields */
  359. /* 
  360.  * Current Descriptor Address Register (Table 7-11)
  361.  */
  363. #define S_DMA_CURDSCR_ADDR          _SB_MAKE64(0)
  364. #define M_DMA_CURDSCR_ADDR          _SB_MAKEMASK(40,S_DMA_CURDSCR_ADDR)
  365. #define S_DMA_CURDSCR_COUNT         _SB_MAKE64(48)
  366. #define M_DMA_CURDSCR_COUNT         _SB_MAKEMASK(16,S_DMA_CURDSCR_COUNT)
  368. /*  *********************************************************************
  369.     *  DMA Descriptors
  370.     ********************************************************************* */
  372. /*
  373.  * Descriptor doubleword "A"  (Table 7-12)
  374.  */
  376. #define S_DMA_DSCRA_OFFSET          _SB_MAKE64(0)
  377. #define M_DMA_DSCRA_OFFSET          _SB_MAKEMASK(5,S_DMA_DSCRA_OFFSET)
  379. /* Note: Don't shift the address over, just mask it with the mask below */
  380. #define S_DMA_DSCRA_A_ADDR          _SB_MAKE64(5)
  381. #define M_DMA_DSCRA_A_ADDR          _SB_MAKEMASK(35,S_DMA_DSCRA_A_ADDR)
  383. #define M_DMA_DSCRA_A_ADDR_OFFSET   (M_DMA_DSCRA_OFFSET | M_DMA_DSCRA_A_ADDR)
  385. #define S_DMA_DSCRA_A_SIZE          _SB_MAKE64(40)
  386. #define M_DMA_DSCRA_A_SIZE          _SB_MAKEMASK(9,S_DMA_DSCRA_A_SIZE)
  387. #define V_DMA_DSCRA_A_SIZE(x)       _SB_MAKEVALUE(x,S_DMA_DSCRA_A_SIZE)
  388. #define G_DMA_DSCRA_A_SIZE(x)       _SB_GETVALUE(x,S_DMA_DSCRA_A_SIZE,M_DMA_DSCRA_A_SIZE)
  390. #define M_DMA_DSCRA_INTERRUPT       _SB_MAKEMASK1(49)
  391. #define M_DMA_DSCRA_OFFSETB     _SB_MAKEMASK1(50)
  393. #define S_DMA_DSCRA_STATUS          _SB_MAKE64(51)
  394. #define M_DMA_DSCRA_STATUS          _SB_MAKEMASK(13,S_DMA_DSCRA_STATUS)
  395. #define V_DMA_DSCRA_STATUS(x)       _SB_MAKEVALUE(x,S_DMA_DSCRA_STATUS)
  396. #define G_DMA_DSCRA_STATUS(x)       _SB_GETVALUE(x,S_DMA_DSCRA_STATUS,M_DMA_DSCRA_STATUS)
  398. /*
  399.  * Descriptor doubleword "B"  (Table 7-13)
  400.  */
  403. #define S_DMA_DSCRB_OPTIONS         _SB_MAKE64(0)
  404. #define M_DMA_DSCRB_OPTIONS         _SB_MAKEMASK(4,S_DMA_DSCRB_OPTIONS)
  405. #define V_DMA_DSCRB_OPTIONS(x)      _SB_MAKEVALUE(x,S_DMA_DSCRB_OPTIONS)
  406. #define G_DMA_DSCRB_OPTIONS(x)      _SB_GETVALUE(x,S_DMA_DSCRB_OPTIONS,M_DMA_DSCRB_OPTIONS)
  408. #define R_DMA_DSCRB_ADDR            _SB_MAKE64(0x10)
  410. /* Note: Don't shift the address over, just mask it with the mask below */
  411. #define S_DMA_DSCRB_B_ADDR          _SB_MAKE64(5)
  412. #define M_DMA_DSCRB_B_ADDR          _SB_MAKEMASK(35,S_DMA_DSCRB_B_ADDR)
  414. #define S_DMA_DSCRB_B_SIZE          _SB_MAKE64(40)
  415. #define M_DMA_DSCRB_B_SIZE          _SB_MAKEMASK(9,S_DMA_DSCRB_B_SIZE)
  416. #define V_DMA_DSCRB_B_SIZE(x)       _SB_MAKEVALUE(x,S_DMA_DSCRB_B_SIZE)
  417. #define G_DMA_DSCRB_B_SIZE(x)       _SB_GETVALUE(x,S_DMA_DSCRB_B_SIZE,M_DMA_DSCRB_B_SIZE)
  419. #define M_DMA_DSCRB_B_VALID         _SB_MAKEMASK1(49)
  421. #define S_DMA_DSCRB_PKT_SIZE        _SB_MAKE64(50)
  422. #define M_DMA_DSCRB_PKT_SIZE        _SB_MAKEMASK(14,S_DMA_DSCRB_PKT_SIZE)
  423. #define V_DMA_DSCRB_PKT_SIZE(x)     _SB_MAKEVALUE(x,S_DMA_DSCRB_PKT_SIZE)
  424. #define G_DMA_DSCRB_PKT_SIZE(x)     _SB_GETVALUE(x,S_DMA_DSCRB_PKT_SIZE,M_DMA_DSCRB_PKT_SIZE)
  426. /* 
  427.  * Ethernet Descriptor Status Bits (Table 7-15)
  428.  */
  430. #define M_DMA_ETHRX_BADIP4CS        _SB_MAKEMASK1(51)
  431. #define M_DMA_ETHRX_DSCRERR     _SB_MAKEMASK1(52)
  433. #define S_DMA_ETHRX_RXCH            53
  434. #define M_DMA_ETHRX_RXCH            _SB_MAKEMASK(2,S_DMA_ETHRX_RXCH)
  435. #define V_DMA_ETHRX_RXCH(x)         _SB_MAKEVALUE(x,S_DMA_ETHRX_RXCH)
  436. #define G_DMA_ETHRX_RXCH(x)         _SB_GETVALUE(x,S_DMA_ETHRX_RXCH,M_DMA_ETHRX_RXCH)
  438. #define S_DMA_ETHRX_PKTTYPE         55
  439. #define M_DMA_ETHRX_PKTTYPE         _SB_MAKEMASK(3,S_DMA_ETHRX_PKTTYPE)
  440. #define V_DMA_ETHRX_PKTTYPE(x)      _SB_MAKEVALUE(x,S_DMA_ETHRX_PKTTYPE)
  441. #define G_DMA_ETHRX_PKTTYPE(x)      _SB_GETVALUE(x,S_DMA_ETHRX_PKTTYPE,M_DMA_ETHRX_PKTTYPE)
  443. #define K_DMA_ETHRX_PKTTYPE_IPV4    0
  444. #define K_DMA_ETHRX_PKTTYPE_ARPV4   1
  445. #define K_DMA_ETHRX_PKTTYPE_802     2
  446. #define K_DMA_ETHRX_PKTTYPE_OTHER   3
  447. #define K_DMA_ETHRX_PKTTYPE_USER0   4
  448. #define K_DMA_ETHRX_PKTTYPE_USER1   5
  449. #define K_DMA_ETHRX_PKTTYPE_USER2   6
  450. #define K_DMA_ETHRX_PKTTYPE_USER3   7
  452. #define M_DMA_ETHRX_MATCH_EXACT     _SB_MAKEMASK1(58)
  453. #define M_DMA_ETHRX_MATCH_HASH      _SB_MAKEMASK1(59)
  454. #define M_DMA_ETHRX_BCAST           _SB_MAKEMASK1(60)
  455. #define M_DMA_ETHRX_MCAST           _SB_MAKEMASK1(61)
  456. #define M_DMA_ETHRX_BAD             _SB_MAKEMASK1(62)
  457. #define M_DMA_ETHRX_SOP             _SB_MAKEMASK1(63)
  459. /*
  460.  * Ethernet Transmit Status Bits (Table 7-16)
  461.  */
  463. #define M_DMA_ETHTX_SOP          _SB_MAKEMASK1(63)
  465. /* 
  466.  * Ethernet Transmit Options (Table 7-17)
  467.  */
  469. #define K_DMA_ETHTX_NOTSOP          _SB_MAKE64(0x00)
  470. #define K_DMA_ETHTX_APPENDCRC       _SB_MAKE64(0x01)
  471. #define K_DMA_ETHTX_REPLACECRC      _SB_MAKE64(0x02)
  472. #define K_DMA_ETHTX_APPENDCRC_APPENDPAD _SB_MAKE64(0x03)
  473. #define K_DMA_ETHTX_APPENDVLAN_REPLACECRC _SB_MAKE64(0x04)
  474. #define K_DMA_ETHTX_REMOVEVLAN_REPLACECRC _SB_MAKE64(0x05)
  475. #define K_DMA_ETHTX_REPLACEVLAN_REPLACECRC _SB_MAKE64(0x6)
  476. #define K_DMA_ETHTX_NOMODS          _SB_MAKE64(0x07)
  477. #define K_DMA_ETHTX_RESERVED1       _SB_MAKE64(0x08)
  478. #define K_DMA_ETHTX_REPLACESADDR_APPENDCRC _SB_MAKE64(0x09)
  479. #define K_DMA_ETHTX_REPLACESADDR_REPLACECRC _SB_MAKE64(0x0A)
  480. #define K_DMA_ETHTX_REPLACESADDR_APPENDCRC_APPENDPAD _SB_MAKE64(0x0B)
  481. #define K_DMA_ETHTX_REPLACESADDR_APPENDVLAN_REPLACECRC _SB_MAKE64(0x0C)
  482. #define K_DMA_ETHTX_REPLACESADDR_REMOVEVLAN_REPLACECRC _SB_MAKE64(0x0D)
  483. #define K_DMA_ETHTX_REPLACESADDR_REPLACEVLAN_REPLACECRC _SB_MAKE64(0x0E)
  484. #define K_DMA_ETHTX_RESERVED2       _SB_MAKE64(0x0F)
  486. /*
  487.  * Serial Receive Options (Table 7-18)
  488.  */
  489. #define M_DMA_SERRX_CRC_ERROR       _SB_MAKEMASK1(56)
  490. #define M_DMA_SERRX_ABORT           _SB_MAKEMASK1(57)
  491. #define M_DMA_SERRX_OCTET_ERROR     _SB_MAKEMASK1(58)
  492. #define M_DMA_SERRX_LONGFRAME_ERROR _SB_MAKEMASK1(59)
  493. #define M_DMA_SERRX_SHORTFRAME_ERROR _SB_MAKEMASK1(60)
  494. #define M_DMA_SERRX_OVERRUN_ERROR   _SB_MAKEMASK1(61)
  495. #define M_DMA_SERRX_GOOD            _SB_MAKEMASK1(62)
  496. #define M_DMA_SERRX_SOP             _SB_MAKEMASK1(63)
  498. /*
  499.  * Serial Transmit Status Bits (Table 7-20)
  500.  */
  502. #define M_DMA_SERTX_FLAG     _SB_MAKEMASK1(63)
  504. /*
  505.  * Serial Transmit Options (Table 7-21)
  506.  */
  508. #define K_DMA_SERTX_RESERVED        _SB_MAKEMASK1(0)
  509. #define K_DMA_SERTX_APPENDCRC       _SB_MAKEMASK1(1)
  510. #define K_DMA_SERTX_APPENDPAD       _SB_MAKEMASK1(2)
  511. #define K_DMA_SERTX_ABORT           _SB_MAKEMASK1(3)
  514. /*  *********************************************************************
  515.     *  Data Mover Registers
  516.     ********************************************************************* */
  518. /* 
  519.  * Data Mover Descriptor Base Address Register (Table 7-22)
  520.  * Register: DM_DSCR_BASE_0
  521.  * Register: DM_DSCR_BASE_1
  522.  * Register: DM_DSCR_BASE_2
  523.  * Register: DM_DSCR_BASE_3
  524.  */
  526. #define M_DM_DSCR_BASE_MBZ          _SB_MAKEMASK(3,0)
  528. /*  Note: Just mask the base address and then OR it in. */
  529. #define S_DM_DSCR_BASE_ADDR         _SB_MAKE64(3)
  530. #define M_DM_DSCR_BASE_ADDR         _SB_MAKEMASK(36,S_DM_DSCR_BASE_ADDR)
  532. #define S_DM_DSCR_BASE_RINGSZ       _SB_MAKE64(40)
  533. #define M_DM_DSCR_BASE_RINGSZ       _SB_MAKEMASK(16,S_DM_DSCR_BASE_RINGSZ)
  534. #define V_DM_DSCR_BASE_RINGSZ(x)    _SB_MAKEVALUE(x,S_DM_DSCR_BASE_RINGSZ)
  535. #define G_DM_DSCR_BASE_RINGSZ(x)    _SB_GETVALUE(x,S_DM_DSCR_BASE_RINGSZ,M_DM_DSCR_BASE_RINGSZ)
  537. #define S_DM_DSCR_BASE_PRIORITY     _SB_MAKE64(56)
  538. #define M_DM_DSCR_BASE_PRIORITY     _SB_MAKEMASK(3,S_DM_DSCR_BASE_PRIORITY)
  539. #define V_DM_DSCR_BASE_PRIORITY(x)  _SB_MAKEVALUE(x,S_DM_DSCR_BASE_PRIORITY)
  540. #define G_DM_DSCR_BASE_PRIORITY(x)  _SB_GETVALUE(x,S_DM_DSCR_BASE_PRIORITY,M_DM_DSCR_BASE_PRIORITY)
  542. #define K_DM_DSCR_BASE_PRIORITY_1   0
  543. #define K_DM_DSCR_BASE_PRIORITY_2   1
  544. #define K_DM_DSCR_BASE_PRIORITY_4   2
  545. #define K_DM_DSCR_BASE_PRIORITY_8   3
  546. #define K_DM_DSCR_BASE_PRIORITY_16  4
  548. #define M_DM_DSCR_BASE_ACTIVE       _SB_MAKEMASK1(59)
  549. #define M_DM_DSCR_BASE_INTERRUPT    _SB_MAKEMASK1(60)
  550. #define M_DM_DSCR_BASE_RESET        _SB_MAKEMASK1(61) /* write register */
  551. #define M_DM_DSCR_BASE_ERROR        _SB_MAKEMASK1(61) /* read register */
  552. #define M_DM_DSCR_BASE_ABORT        _SB_MAKEMASK1(62)
  553. #define M_DM_DSCR_BASE_ENABL        _SB_MAKEMASK1(63)
  555. /* 
  556.  * Data Mover Descriptor Count Register (Table 7-25)
  557.  */
  559. /* no bitfields */
  561. /*
  562.  * Data Mover Current Descriptor Address (Table 7-24)
  563.  * Register: DM_CUR_DSCR_ADDR_0
  564.  * Register: DM_CUR_DSCR_ADDR_1
  565.  * Register: DM_CUR_DSCR_ADDR_2
  566.  * Register: DM_CUR_DSCR_ADDR_3
  567.  */
  569. #define S_DM_CUR_DSCR_DSCR_ADDR     _SB_MAKE64(0)
  570. #define M_DM_CUR_DSCR_DSCR_ADDR     _SB_MAKEMASK(40,S_DM_CUR_DSCR_DSCR_ADDR)
  572. #define S_DM_CUR_DSCR_DSCR_COUNT    _SB_MAKE64(48)
  573. #define M_DM_CUR_DSCR_DSCR_COUNT    _SB_MAKEMASK(16,S_DM_CUR_DSCR_DSCR_COUNT)
  574. #define V_DM_CUR_DSCR_DSCR_COUNT(r) _SB_MAKEVALUE(r,S_DM_CUR_DSCR_DSCR_COUNT)
  575. #define G_DM_CUR_DSCR_DSCR_COUNT(r) _SB_GETVALUE(r,S_DM_CUR_DSCR_DSCR_COUNT,
  576.                                      M_DM_CUR_DSCR_DSCR_COUNT)
  578. /*
  579.  * Data Mover Descriptor Doubleword "A"  (Table 7-26)
  580.  */
  582. #define S_DM_DSCRA_DST_ADDR         _SB_MAKE64(0)
  583. #define M_DM_DSCRA_DST_ADDR         _SB_MAKEMASK(40,S_DM_DSCRA_DST_ADDR)
  585. #define M_DM_DSCRA_UN_DEST          _SB_MAKEMASK1(40)
  586. #define M_DM_DSCRA_UN_SRC           _SB_MAKEMASK1(41)
  587. #define M_DM_DSCRA_INTERRUPT        _SB_MAKEMASK1(42)
  588. #define M_DM_DSCRA_THROTTLE         _SB_MAKEMASK1(43)
  590. #define S_DM_DSCRA_DIR_DEST         _SB_MAKE64(44)
  591. #define M_DM_DSCRA_DIR_DEST         _SB_MAKEMASK(2,S_DM_DSCRA_DIR_DEST)
  592. #define V_DM_DSCRA_DIR_DEST(x)      _SB_MAKEVALUE(x,S_DM_DSCRA_DIR_DEST)
  593. #define G_DM_DSCRA_DIR_DEST(x)      _SB_GETVALUE(x,S_DM_DSCRA_DIR_DEST,M_DM_DSCRA_DIR_DEST)
  595. #define K_DM_DSCRA_DIR_DEST_INCR    0
  596. #define K_DM_DSCRA_DIR_DEST_DECR    1
  597. #define K_DM_DSCRA_DIR_DEST_CONST   2
  599. #define V_DM_DSCRA_DIR_DEST_INCR    _SB_MAKEVALUE(K_DM_DSCRA_DIR_DEST_INCR,S_DM_DSCRA_DIR_DEST)
  600. #define V_DM_DSCRA_DIR_DEST_DECR    _SB_MAKEVALUE(K_DM_DSCRA_DIR_DEST_DECR,S_DM_DSCRA_DIR_DEST)
  601. #define V_DM_DSCRA_DIR_DEST_CONST   _SB_MAKEVALUE(K_DM_DSCRA_DIR_DEST_CONST,S_DM_DSCRA_DIR_DEST)
  603. #define S_DM_DSCRA_DIR_SRC          _SB_MAKE64(46)
  604. #define M_DM_DSCRA_DIR_SRC          _SB_MAKEMASK(2,S_DM_DSCRA_DIR_SRC)
  605. #define V_DM_DSCRA_DIR_SRC(x)       _SB_MAKEVALUE(x,S_DM_DSCRA_DIR_SRC)
  606. #define G_DM_DSCRA_DIR_SRC(x)       _SB_GETVALUE(x,S_DM_DSCRA_DIR_SRC,M_DM_DSCRA_DIR_SRC)
  608. #define K_DM_DSCRA_DIR_SRC_INCR     0
  609. #define K_DM_DSCRA_DIR_SRC_DECR     1
  610. #define K_DM_DSCRA_DIR_SRC_CONST    2
  612. #define V_DM_DSCRA_DIR_SRC_INCR     _SB_MAKEVALUE(K_DM_DSCRA_DIR_SRC_INCR,S_DM_DSCRA_DIR_SRC)
  613. #define V_DM_DSCRA_DIR_SRC_DECR     _SB_MAKEVALUE(K_DM_DSCRA_DIR_SRC_DECR,S_DM_DSCRA_DIR_SRC)
  614. #define V_DM_DSCRA_DIR_SRC_CONST    _SB_MAKEVALUE(K_DM_DSCRA_DIR_SRC_CONST,S_DM_DSCRA_DIR_SRC)
  617. #define M_DM_DSCRA_ZERO_MEM         _SB_MAKEMASK1(48)
  618. #define M_DM_DSCRA_PREFETCH         _SB_MAKEMASK1(49)
  619. #define M_DM_DSCRA_L2C_DEST         _SB_MAKEMASK1(50)
  620. #define M_DM_DSCRA_L2C_SRC          _SB_MAKEMASK1(51)
  622. #define M_DM_DSCRA_RESERVED2        _SB_MAKEMASK(12,52)
  624. /*
  625.  * Data Mover Descriptor Doubleword "B"  (Table 7-25)
  626.  */
  628. #define S_DM_DSCRB_SRC_ADDR         _SB_MAKE64(0)
  629. #define M_DM_DSCRB_SRC_ADDR         _SB_MAKEMASK(40,S_DM_DSCRB_SRC_ADDR)
  631. #define S_DM_DSCRB_SRC_LENGTH       _SB_MAKE64(40)
  632. #define M_DM_DSCRB_SRC_LENGTH       _SB_MAKEMASK(20,S_DM_DSCRB_SRC_LENGTH)
  633. #define V_DM_DSCRB_SRC_LENGTH(x)    _SB_MAKEVALUE(x,S_DM_DSCRB_SRC_LENGTH)
  634. #define G_DM_DSCRB_SRC_LENGTH(x)    _SB_GETVALUE(x,S_DM_DSCRB_SRC_LENGTH,M_DM_DSCRB_SRC_LENGTH)
  637. /*  *********************************************************************
  638.     *  Ethernet MAC Registers
  639.     ********************************************************************* */
  641. /*
  642.  * MAC Configuration Register (Table 9-13)
  643.  * Register: MAC_CFG_0
  644.  * Register: MAC_CFG_1
  645.  * Register: MAC_CFG_2
  646.  */
  649. /* Updated to spec 0.2 */
  651. #define M_MAC_RESERVED0             _SB_MAKEMASK1(0)
  652. #define M_MAC_TX_HOLD_SOP_EN        _SB_MAKEMASK1(1)
  653. #define M_MAC_RETRY_EN              _SB_MAKEMASK1(2)
  654. #define M_MAC_RET_DRPREQ_EN         _SB_MAKEMASK1(3)
  655. #define M_MAC_RET_UFL_EN            _SB_MAKEMASK1(4)
  656. #define M_MAC_BURST_EN              _SB_MAKEMASK1(5)
  658. #define S_MAC_TX_PAUSE              _SB_MAKE64(6)
  659. #define M_MAC_TX_PAUSE_CNT          _SB_MAKEMASK(3,S_MAC_TX_PAUSE)
  660. #define V_MAC_TX_PAUSE_CNT(x)       _SB_MAKEVALUE(x,S_MAC_TX_PAUSE)
  662. #define K_MAC_TX_PAUSE_CNT_512      0
  663. #define K_MAC_TX_PAUSE_CNT_1K       1
  664. #define K_MAC_TX_PAUSE_CNT_2K       2
  665. #define K_MAC_TX_PAUSE_CNT_4K       3
  666. #define K_MAC_TX_PAUSE_CNT_8K       4
  667. #define K_MAC_TX_PAUSE_CNT_16K      5
  668. #define K_MAC_TX_PAUSE_CNT_32K      6
  669. #define K_MAC_TX_PAUSE_CNT_64K      7
  671. #define V_MAC_TX_PAUSE_CNT_512      V_MAC_TX_PAUSE_CNT(K_MAC_TX_PAUSE_CNT_512)
  672. #define V_MAC_TX_PAUSE_CNT_1K       V_MAC_TX_PAUSE_CNT(K_MAC_TX_PAUSE_CNT_1K)
  673. #define V_MAC_TX_PAUSE_CNT_2K       V_MAC_TX_PAUSE_CNT(K_MAC_TX_PAUSE_CNT_2K)
  674. #define V_MAC_TX_PAUSE_CNT_4K       V_MAC_TX_PAUSE_CNT(K_MAC_TX_PAUSE_CNT_4K)
  675. #define V_MAC_TX_PAUSE_CNT_8K       V_MAC_TX_PAUSE_CNT(K_MAC_TX_PAUSE_CNT_8K)
  676. #define V_MAC_TX_PAUSE_CNT_16K      V_MAC_TX_PAUSE_CNT(K_MAC_TX_PAUSE_CNT_16K)
  677. #define V_MAC_TX_PAUSE_CNT_32K      V_MAC_TX_PAUSE_CNT(K_MAC_TX_PAUSE_CNT_32K)
  678. #define V_MAC_TX_PAUSE_CNT_64K      V_MAC_TX_PAUSE_CNT(K_MAC_TX_PAUSE_CNT_64K)
  680. #define M_MAC_RESERVED1             _SB_MAKEMASK(8,9)
  682. #define M_MAC_AP_STAT_EN            _SB_MAKEMASK1(17)
  683. #define M_MAC_RESERVED2     _SB_MAKEMASK1(18)
  684. #define M_MAC_DRP_ERRPKT_EN         _SB_MAKEMASK1(19)
  685. #define M_MAC_DRP_FCSERRPKT_EN      _SB_MAKEMASK1(20)
  686. #define M_MAC_DRP_CODEERRPKT_EN     _SB_MAKEMASK1(21)
  687. #define M_MAC_DRP_DRBLERRPKT_EN     _SB_MAKEMASK1(22)
  688. #define M_MAC_DRP_RNTPKT_EN         _SB_MAKEMASK1(23)
  689. #define M_MAC_DRP_OSZPKT_EN         _SB_MAKEMASK1(24)
  690. #define M_MAC_DRP_LENERRPKT_EN      _SB_MAKEMASK1(25)
  692. #define M_MAC_RESERVED3             _SB_MAKEMASK(6,26)
  694. #define M_MAC_BYPASS_SEL            _SB_MAKEMASK1(32)
  695. #define M_MAC_HDX_EN                _SB_MAKEMASK1(33)
  697. #define S_MAC_SPEED_SEL             _SB_MAKE64(34)
  698. #define M_MAC_SPEED_SEL             _SB_MAKEMASK(2,S_MAC_SPEED_SEL)
  699. #define V_MAC_SPEED_SEL(x)     _SB_MAKEVALUE(x,S_MAC_SPEED_SEL)
  700. #define G_MAC_SPEED_SEL(x)     _SB_GETVALUE(x,S_MAC_SPEED_SEL,M_MAC_SPEED_SEL)
  702. #define K_MAC_SPEED_SEL_10MBPS      0
  703. #define K_MAC_SPEED_SEL_100MBPS     1
  704. #define K_MAC_SPEED_SEL_1000MBPS    2
  705. #define K_MAC_SPEED_SEL_RESERVED    3
  707. #define V_MAC_SPEED_SEL_10MBPS      V_MAC_SPEED_SEL(K_MAC_SPEED_SEL_10MBPS)
  708. #define V_MAC_SPEED_SEL_100MBPS     V_MAC_SPEED_SEL(K_MAC_SPEED_SEL_100MBPS)
  709. #define V_MAC_SPEED_SEL_1000MBPS    V_MAC_SPEED_SEL(K_MAC_SPEED_SEL_1000MBPS)
  710. #define V_MAC_SPEED_SEL_RESERVED    V_MAC_SPEED_SEL(K_MAC_SPEED_SEL_RESERVED)
  712. #define M_MAC_TX_CLK_EDGE_SEL       _SB_MAKEMASK1(36)
  713. #define M_MAC_LOOPBACK_SEL          _SB_MAKEMASK1(37)
  714. #define M_MAC_FAST_SYNC             _SB_MAKEMASK1(38)
  715. #define M_MAC_SS_EN                 _SB_MAKEMASK1(39)
  717. #define S_MAC_BYPASS_CFG     _SB_MAKE64(40)
  718. #define M_MAC_BYPASS_CFG            _SB_MAKEMASK(2,S_MAC_BYPASS_CFG)
  719. #define V_MAC_BYPASS_CFG(x)         _SB_MAKEVALUE(x,S_MAC_BYPASS_CFG)
  720. #define G_MAC_BYPASS_CFG(x)         _SB_GETVALUE(x,S_MAC_BYPASS_CFG,M_MAC_BYPASS_CFG)
  722. #define K_MAC_BYPASS_GMII     0
  723. #define K_MAC_BYPASS_ENCODED        1
  724. #define K_MAC_BYPASS_SOP            2
  725. #define K_MAC_BYPASS_EOP            3
  727. #define M_MAC_BYPASS_16             _SB_MAKEMASK1(42)
  728. #define M_MAC_BYPASS_FCS_CHK     _SB_MAKEMASK1(43)
  730. #define M_MAC_RESERVED4          _SB_MAKEMASK(2,44)
  732. #define S_MAC_BYPASS_IFG            _SB_MAKE64(46)
  733. #define M_MAC_BYPASS_IFG            _SB_MAKEMASK(8,S_MAC_BYPASS_IFG)
  734. #define V_MAC_BYPASS_IFG(x)     _SB_MAKEVALUE(x,S_MAC_BYPASS_IFG)
  735. #define G_MAC_BYPASS_IFG(x)     _SB_GETVALUE(x,S_MAC_BYPASS_IFG,M_MAC_BYPASS_IFG)
  737. #define K_MAC_FC_CMD_DISABLED       0
  738. #define K_MAC_FC_CMD_ENABLED        1
  739. #define K_MAC_FC_CMD_ENAB_FALSECARR 2
  741. #define V_MAC_FC_CMD_DISABLED       V_MAC_FC_CMD(K_MAC_FC_CMD_DISABLED)
  742. #define V_MAC_FC_CMD_ENABLED        V_MAC_FC_CMD(K_MAC_FC_CMD_ENABLED)
  743. #define V_MAC_FC_CMD_ENAB_FALSECARR V_MAC_FC_CMD(K_MAC_FC_CMD_ENAB_FALSECARR)
  745. #define M_MAC_FC_SEL                _SB_MAKEMASK1(54)
  747. #define S_MAC_FC_CMD                _SB_MAKE64(55)
  748. #define M_MAC_FC_CMD                _SB_MAKEMASK(2,S_MAC_FC_CMD)
  749. #define V_MAC_FC_CMD(x)             _SB_MAKEVALUE(x,S_MAC_FC_CMD)
  750. #define G_MAC_FC_CMD(x)             _SB_GETVALUE(x,S_MAC_FC_CMD,M_MAC_FC_CMD)
  752. #define S_MAC_RX_CH_SEL             _SB_MAKE64(57)
  753. #define M_MAC_RX_CH_SEL             _SB_MAKEMASK(7,S_MAC_RX_CH_SEL)
  754. #define V_MAC_RX_CH_SEL(x)          _SB_MAKEVALUE(x,S_MAC_RX_CH_SEL)
  755. #define G_MAC_RX_CH_SEL(x)          _SB_GETVALUE(x,S_MAC_RX_CH_SEL,M_MAC_RX_CH_SEL)
  758. /*
  759.  * MAC Enable Registers
  760.  * Register: MAC_ENABLE_0
  761.  * Register: MAC_ENABLE_1
  762.  * Register: MAC_ENABLE_2
  763.  */
  765. #define M_MAC_RXDMA_EN0             _SB_MAKEMASK1(0)
  766. #define M_MAC_RXDMA_EN1             _SB_MAKEMASK1(1)
  767. #define M_MAC_TXDMA_EN0             _SB_MAKEMASK1(4)
  768. #define M_MAC_TXDMA_EN1             _SB_MAKEMASK1(5)
  770. #define M_MAC_PORT_RESET            _SB_MAKEMASK1(8)
  772. #define M_MAC_RX_ENABLE             _SB_MAKEMASK1(10)
  773. #define M_MAC_TX_ENABLE             _SB_MAKEMASK1(11)
  774. #define M_MAC_BYP_RX_ENABLE         _SB_MAKEMASK1(12)
  775. #define M_MAC_BYP_TX_ENABLE         _SB_MAKEMASK1(13)
  777. /*
  778.  * MAC DMA Control Register
  779.  * Register: MAC_TXD_CTL_0
  780.  * Register: MAC_TXD_CTL_1
  781.  * Register: MAC_TXD_CTL_2
  782.  */
  784. #define S_MAC_TXD_WEIGHT0     _SB_MAKE64(0)
  785. #define M_MAC_TXD_WEIGHT0     _SB_MAKEMASK(4,S_MAC_TXD_WEIGHT0)
  786. #define V_MAC_TXD_WEIGHT0(x)        _SB_MAKEVALUE(x,S_MAC_TXD_WEIGHT0)
  787. #define G_MAC_TXD_WEIGHT0(x)        _SB_GETVALUE(x,S_MAC_TXD_WEIGHT0,M_MAC_TXD_WEIGHT0)
  789. #define S_MAC_TXD_WEIGHT1     _SB_MAKE64(4)
  790. #define M_MAC_TXD_WEIGHT1     _SB_MAKEMASK(4,S_MAC_TXD_WEIGHT1)
  791. #define V_MAC_TXD_WEIGHT1(x)        _SB_MAKEVALUE(x,S_MAC_TXD_WEIGHT1)
  792. #define G_MAC_TXD_WEIGHT1(x)        _SB_GETVALUE(x,S_MAC_TXD_WEIGHT1,M_MAC_TXD_WEIGHT1)
  794. /*
  795.  * MAC Fifo Threshhold registers (Table 9-14)
  796.  * Register: MAC_THRSH_CFG_0
  797.  * Register: MAC_THRSH_CFG_1
  798.  * Register: MAC_THRSH_CFG_2
  799.  */
  801. #define S_MAC_TX_WR_THRSH           _SB_MAKE64(0)
  802. #define M_MAC_TX_WR_THRSH           _SB_MAKEMASK(6,S_MAC_TX_WR_THRSH)
  803. #define V_MAC_TX_WR_THRSH(x)        _SB_MAKEVALUE(x,S_MAC_TX_WR_THRSH)
  804. #define G_MAC_TX_WR_THRSH(x)        _SB_GETVALUE(x,S_MAC_TX_WR_THRSH,M_MAC_TX_WR_THRSH)
  806. #define S_MAC_TX_RD_THRSH           _SB_MAKE64(8)
  807. #define M_MAC_TX_RD_THRSH           _SB_MAKEMASK(6,S_MAC_TX_RD_THRSH)
  808. #define V_MAC_TX_RD_THRSH(x)        _SB_MAKEVALUE(x,S_MAC_TX_RD_THRSH)
  809. #define G_MAC_TX_RD_THRSH(x)        _SB_GETVALUE(x,S_MAC_TX_RD_THRSH,M_MAC_TX_RD_THRSH)
  811. #define S_MAC_TX_RL_THRSH           _SB_MAKE64(16)
  812. #define M_MAC_TX_RL_THRSH           _SB_MAKEMASK(4,S_MAC_TX_RL_THRSH)
  813. #define V_MAC_TX_RL_THRSH(x)        _SB_MAKEVALUE(x,S_MAC_TX_RL_THRSH)
  814. #define G_MAC_TX_RL_THRSH(x)        _SB_GETVALUE(x,S_MAC_TX_RL_THRSH,M_MAC_TX_RL_THRSH)
  816. #define S_MAC_RX_PL_THRSH           _SB_MAKE64(24)
  817. #define M_MAC_RX_PL_THRSH           _SB_MAKEMASK(6,S_MAC_RX_WR_THRSH)
  818. #define V_MAC_RX_PL_THRSH(x)        _SB_MAKEVALUE(x,S_MAC_RX_PL_THRSH)
  819. #define G_MAC_RX_PL_THRSH(x)        _SB_GETVALUE(x,S_MAC_RX_PL_THRSH,M_MAC_RX_PL_THRSH)
  821. #define S_MAC_RX_RD_THRSH           _SB_MAKE64(32)
  822. #define M_MAC_RX_RD_THRSH           _SB_MAKEMASK(6,S_MAC_RX_RD_THRSH)
  823. #define V_MAC_RX_RD_THRSH(x)        _SB_MAKEVALUE(x,S_MAC_RX_RD_THRSH)
  824. #define G_MAC_RX_RD_THRSH(x)        _SB_GETVALUE(x,S_MAC_RX_RD_THRSH,M_MAC_RX_RD_THRSH)
  826. #define S_MAC_RX_RL_THRSH           _SB_MAKE64(40)
  827. #define M_MAC_RX_RL_THRSH           _SB_MAKEMASK(6,S_MAC_RX_RL_THRSH)
  828. #define V_MAC_RX_RL_THRSH(x)        _SB_MAKEVALUE(x,S_MAC_RX_RL_THRSH)
  829. #define G_MAC_RX_RL_THRSH(x)        _SB_GETVALUE(x,S_MAC_RX_RL_THRSH,M_MAC_RX_RL_THRSH)
  831. /*
  832.  * MAC Frame Configuration Registers (Table 9-15)
  833.  * Register: MAC_FRAME_CFG_0
  834.  * Register: MAC_FRAME_CFG_1
  835.  * Register: MAC_FRAME_CFG_2
  836.  */
  838. #define S_MAC_IFG_RX                _SB_MAKE64(0)
  839. #define M_MAC_IFG_RX                _SB_MAKEMASK(6,S_MAC_IFG_RX)
  840. #define V_MAC_IFG_RX(x)             _SB_MAKEVALUE(x,S_MAC_IFG_RX)
  841. #define G_MAC_IFG_RX(x)             _SB_GETVALUE(x,S_MAC_IFG_RX,M_MAC_IFG_RX)
  843. #define S_MAC_IFG_TX                _SB_MAKE64(6)
  844. #define M_MAC_IFG_TX                _SB_MAKEMASK(6,S_MAC_IFG_TX)
  845. #define V_MAC_IFG_TX(x)             _SB_MAKEVALUE(x,S_MAC_IFG_TX)
  846. #define G_MAC_IFG_TX(x)             _SB_GETVALUE(x,S_MAC_IFG_TX,M_MAC_IFG_TX)
  848. #define S_MAC_IFG_THRSH             _SB_MAKE64(12)
  849. #define M_MAC_IFG_THRSH             _SB_MAKEMASK(6,S_MAC_IFG_THRSH)
  850. #define V_MAC_IFG_THRSH(x)          _SB_MAKEVALUE(x,S_MAC_IFG_THRSH)
  851. #define G_MAC_IFG_THRSH(x)          _SB_GETVALUE(x,S_MAC_IFG_THRSH,M_MAC_IFG_THRSH)
  853. #define S_MAC_BACKOFF_SEL           _SB_MAKE64(18)
  854. #define M_MAC_BACKOFF_SEL           _SB_MAKEMASK(4,S_MAC_BACKOFF_SEL)
  855. #define V_MAC_BACKOFF_SEL(x)        _SB_MAKEVALUE(x,S_MAC_BACKOFF_SEL)
  856. #define G_MAC_BACKOFF_SEL(x)        _SB_GETVALUE(x,S_MAC_BACKOFF_SEL,M_MAC_BACKOFF_SEL)
  858. #define S_MAC_LFSR_SEED             _SB_MAKE64(22)
  859. #define M_MAC_LFSR_SEED             _SB_MAKEMASK(8,S_MAC_LFSR_SEED)
  860. #define V_MAC_LFSR_SEED(x)          _SB_MAKEVALUE(x,S_MAC_LFSR_SEED)
  861. #define G_MAC_LFSR_SEED(x)          _SB_GETVALUE(x,S_MAC_LFSR_SEED,M_MAC_LFSR_SEED)
  863. #define S_MAC_SLOT_SIZE             _SB_MAKE64(30)
  864. #define M_MAC_SLOT_SIZE             _SB_MAKEMASK(10,S_MAC_SLOT_SIZE)
  865. #define V_MAC_SLOT_SIZE(x)          _SB_MAKEVALUE(x,S_MAC_SLOT_SIZE)
  866. #define G_MAC_SLOT_SIZE(x)          _SB_GETVALUE(x,S_MAC_SLOT_SIZE,M_MAC_SLOT_SIZE)
  868. #define S_MAC_MIN_FRAMESZ           _SB_MAKE64(40)
  869. #define M_MAC_MIN_FRAMESZ           _SB_MAKEMASK(8,S_MAC_MIN_FRAMESZ)
  870. #define V_MAC_MIN_FRAMESZ(x)        _SB_MAKEVALUE(x,S_MAC_MIN_FRAMESZ)
  871. #define G_MAC_MIN_FRAMESZ(x)        _SB_GETVALUE(x,S_MAC_MIN_FRAMESZ,M_MAC_MIN_FRAMESZ)
  873. #define S_MAC_MAX_FRAMESZ           _SB_MAKE64(48)
  874. #define M_MAC_MAX_FRAMESZ           _SB_MAKEMASK(16,S_MAC_MAX_FRAMESZ)
  875. #define V_MAC_MAX_FRAMESZ(x)        _SB_MAKEVALUE(x,S_MAC_MAX_FRAMESZ)
  876. #define G_MAC_MAX_FRAMESZ(x)        _SB_GETVALUE(x,S_MAC_MAX_FRAMESZ,M_MAC_MAX_FRAMESZ)
  878. /*
  879.  * These constants are used to configure the fields within the Frame
  880.  * Configuration Register.  
  881.  */
  883. #define K_MAC_IFG_RX_10             _SB_MAKE64(18)
  884. #define K_MAC_IFG_RX_100            _SB_MAKE64(18)
  885. #define K_MAC_IFG_RX_1000           _SB_MAKE64(6)
  887. #define K_MAC_IFG_TX_10             _SB_MAKE64(20)
  888. #define K_MAC_IFG_TX_100            _SB_MAKE64(20)
  889. #define K_MAC_IFG_TX_1000           _SB_MAKE64(8)
  891. #define K_MAC_IFG_THRSH_10          _SB_MAKE64(12)
  892. #define K_MAC_IFG_THRSH_100         _SB_MAKE64(12)
  893. #define K_MAC_IFG_THRSH_1000        _SB_MAKE64(4)
  895. #define K_MAC_SLOT_SIZE_10          _SB_MAKE64(0)
  896. #define K_MAC_SLOT_SIZE_100         _SB_MAKE64(0)
  897. #define K_MAC_SLOT_SIZE_1000        _SB_MAKE64(0)
  899. #define V_MAC_IFG_RX_10        V_MAC_IFG_RX(K_MAC_IFG_RX_10)
  900. #define V_MAC_IFG_RX_100       V_MAC_IFG_RX(K_MAC_IFG_RX_100)
  901. #define V_MAC_IFG_RX_1000      V_MAC_IFG_RX(K_MAC_IFG_RX_1000)
  903. #define V_MAC_IFG_TX_10        V_MAC_IFG_TX(K_MAC_IFG_TX_10)
  904. #define V_MAC_IFG_TX_100       V_MAC_IFG_TX(K_MAC_IFG_TX_100)
  905. #define V_MAC_IFG_TX_1000      V_MAC_IFG_TX(K_MAC_IFG_TX_1000)
  907. #define V_MAC_IFG_THRSH_10     V_MAC_IFG_THRSH(K_MAC_IFG_THRSH_10)
  908. #define V_MAC_IFG_THRSH_100    V_MAC_IFG_THRSH(K_MAC_IFG_THRSH_100)
  909. #define V_MAC_IFG_THRSH_1000   V_MAC_IFG_THRSH(K_MAC_IFG_THRSH_1000)
  911. #define V_MAC_SLOT_SIZE_10     V_MAC_SLOT_SIZE(K_MAC_SLOT_SIZE_10)
  912. #define V_MAC_SLOT_SIZE_100    V_MAC_SLOT_SIZE(K_MAC_SLOT_SIZE_100)
  913. #define V_MAC_SLOT_SIZE_1000   V_MAC_SLOT_SIZE(K_MAC_SLOT_SIZE_1000)
  915. #define K_MAC_MIN_FRAMESZ_DEFAULT   _SB_MAKE64(64)
  916. #define K_MAC_MAX_FRAMESZ_DEFAULT   _SB_MAKE64(1518)
  918. #define V_MAC_MIN_FRAMESZ_DEFAULT   V_MAC_MIN_FRAMESZ(K_MAC_MIN_FRAMESZ_DEFAULT)
  919. #define V_MAC_MAX_FRAMESZ_DEFAULT   V_MAC_MAX_FRAMESZ(K_MAC_MAX_FRAMESZ_DEFAULT)
  921. /*
  922.  * MAC VLAN Tag Registers (Table 9-16)
  923.  * Register: MAC_VLANTAG_0
  924.  * Register: MAC_VLANTAG_1
  925.  * Register: MAC_VLANTAG_2
  926.  */
  928. /* No bit fields: lower 32 bits of register are the tags */
  930. /*
  931.  * MAC Status Registers (Table 9-17)
  932.  * Also used for the MAC Interrupt Mask Register (Table 9-18)
  933.  * Register: MAC_STATUS_0
  934.  * Register: MAC_STATUS_1
  935.  * Register: MAC_STATUS_2
  936.  * Register: MAC_INT_MASK_0
  937.  * Register: MAC_INT_MASK_1
  938.  * Register: MAC_INT_MASK_2
  939.  */
  941. /* 
  942.  * Use these constants to shift the appropriate channel
  943.  * into the CH0 position so the same tests can be used
  944.  * on each channel.
  945.  */
  947. #define S_MAC_RX_CH0                _SB_MAKE64(0)
  948. #define S_MAC_RX_CH1                _SB_MAKE64(8)
  949. #define S_MAC_TX_CH0                _SB_MAKE64(16)
  950. #define S_MAC_TX_CH1                _SB_MAKE64(24)
  952. #define S_MAC_TXCHANNELS     _SB_MAKE64(16) /* this is 1st TX chan */
  953. #define S_MAC_CHANWIDTH             _SB_MAKE64(8) /* bits between channels */
  955. /*
  956.  *  These are the same as RX channel 0.  The idea here
  957.  *  is that you'll use one of the "S_" things above
  958.  *  and pass just the six bits to a DMA-channel-specific ISR
  959.  */
  960. #define M_MAC_INT_CHANNEL           _SB_MAKEMASK(8,0)
  961. #define M_MAC_INT_EOP_COUNT         _SB_MAKEMASK1(0)
  962. #define M_MAC_INT_EOP_TIMER         _SB_MAKEMASK1(1)
  963. #define M_MAC_INT_EOP_SEEN          _SB_MAKEMASK1(2)
  964. #define M_MAC_INT_HWM               _SB_MAKEMASK1(3)
  965. #define M_MAC_INT_LWM               _SB_MAKEMASK1(4)
  966. #define M_MAC_INT_DSCR              _SB_MAKEMASK1(5)
  967. #define M_MAC_INT_ERR               _SB_MAKEMASK1(6)
  968. #define M_MAC_INT_DZERO             _SB_MAKEMASK1(7) /* only for TX channels */
  971. #define M_MAC_RX_UNDRFL             _SB_MAKEMASK1(40)
  972. #define M_MAC_RX_OVRFL              _SB_MAKEMASK1(41)
  973. #define M_MAC_TX_UNDRFL             _SB_MAKEMASK1(42)
  974. #define M_MAC_TX_OVRFL              _SB_MAKEMASK1(43)
  975. #define M_MAC_LTCOL_ERR             _SB_MAKEMASK1(44)
  976. #define M_MAC_EXCOL_ERR             _SB_MAKEMASK1(45)
  977. #define M_MAC_CNTR_OVRFL_ERR        _SB_MAKEMASK1(46)
  979. #define S_MAC_COUNTER_ADDR          _SB_MAKE64(47)
  980. #define M_MAC_COUNTER_ADDR          _SB_MAKEMASK(5,S_MAC_COUNTER_ADDR)
  981. #define V_MAC_COUNTER_ADDR(x)       _SB_MAKEVALUE(x,S_MAC_COUNTER_ADDR)
  982. #define G_MAC_COUNTER_ADDR(x)       _SB_GETVALUE(x,S_MAC_COUNTER_ADDR,M_MAC_COUNTER_ADDR)
  984. /*
  985.  * MAC Fifo Pointer Registers (Table 9-19)    [Debug register]
  986.  * Register: MAC_FIFO_PTRS_0
  987.  * Register: MAC_FIFO_PTRS_1
  988.  * Register: MAC_FIFO_PTRS_2
  989.  */
  991. #define S_MAC_TX_WRPTR              _SB_MAKE64(0)
  992. #define M_MAC_TX_WRPTR              _SB_MAKEMASK(6,S_MAC_TX_WRPTR)
  993. #define V_MAC_TX_WRPTR(x)           _SB_MAKEVALUE(x,S_MAC_TX_WRPTR)
  994. #define G_MAC_TX_WRPTR(x)           _SB_GETVALUE(x,S_MAC_TX_WRPTR,M_MAC_TX_WRPTR)
  996. #define S_MAC_TX_RDPTR              _SB_MAKE64(8)
  997. #define M_MAC_TX_RDPTR              _SB_MAKEMASK(6,S_MAC_TX_RDPTR)
  998. #define V_MAC_TX_RDPTR(x)           _SB_MAKEVALUE(x,S_MAC_TX_RDPTR)
  999. #define G_MAC_TX_RDPTR(x)           _SB_GETVALUE(x,S_MAC_TX_RDPTR,M_MAC_TX_RDPTR)
  1001. #define S_MAC_RX_WRPTR              _SB_MAKE64(16)
  1002. #define M_MAC_RX_WRPTR              _SB_MAKEMASK(6,S_MAC_RX_WRPTR)
  1003. #define V_MAC_RX_WRPTR(x)           _SB_MAKEVALUE(x,S_MAC_RX_WRPTR)
  1004. #define G_MAC_RX_WRPTR(x)           _SB_GETVALUE(x,S_MAC_RX_WRPTR,M_MAC_TX_WRPTR)
  1006. #define S_MAC_RX_RDPTR              _SB_MAKE64(24)
  1007. #define M_MAC_RX_RDPTR              _SB_MAKEMASK(6,S_MAC_RX_RDPTR)
  1008. #define V_MAC_RX_RDPTR(x)           _SB_MAKEVALUE(x,S_MAC_RX_RDPTR)
  1009. #define G_MAC_RX_RDPTR(x)           _SB_GETVALUE(x,S_MAC_RX_RDPTR,M_MAC_TX_RDPTR)
  1011. /*
  1012.  * MAC Fifo End Of Packet Count Registers (Table 9-20)  [Debug register]
  1013.  * Register: MAC_EOPCNT_0
  1014.  * Register: MAC_EOPCNT_1
  1015.  * Register: MAC_EOPCNT_2
  1016.  */
  1018. #define S_MAC_TX_EOP_COUNTER        _SB_MAKE64(0)
  1019. #define M_MAC_TX_EOP_COUNTER        _SB_MAKEMASK(6,S_MAC_TX_EOP_COUNTER)
  1020. #define V_MAC_TX_EOP_COUNTER(x)     _SB_MAKEVALUE(x,S_MAC_TX_EOP_COUNTER)
  1021. #define G_MAC_TX_EOP_COUNTER(x)     _SB_GETVALUE(x,S_MAC_TX_EOP_COUNTER,M_MAC_TX_EOP_COUNTER)
  1023. #define S_MAC_RX_EOP_COUNTER        _SB_MAKE64(8)
  1024. #define M_MAC_RX_EOP_COUNTER        _SB_MAKEMASK(6,S_MAC_RX_EOP_COUNTER)
  1025. #define V_MAC_RX_EOP_COUNTER(x)     _SB_MAKEVALUE(x,S_MAC_RX_EOP_COUNTER)
  1026. #define G_MAC_RX_EOP_COUNTER(x)     _SB_GETVALUE(x,S_MAC_RX_EOP_COUNTER,M_MAC_RX_EOP_COUNTER)
  1028. /*
  1029.  * MAC Recieve Address Filter Exact Match Registers (Table 9-21)
  1030.  * Registers: MAC_ADDR0_0 through MAC_ADDR7_0
  1031.  * Registers: MAC_ADDR0_1 through MAC_ADDR7_1
  1032.  * Registers: MAC_ADDR0_2 through MAC_ADDR7_2
  1033.  */
  1035. /* No bitfields */
  1037. /*
  1038.  * MAC Recieve Address Filter Hash Match Registers (Table 9-22)
  1039.  * Registers: MAC_HASH0_0 through MAC_HASH7_0
  1040.  * Registers: MAC_HASH0_1 through MAC_HASH7_1
  1041.  * Registers: MAC_HASH0_2 through MAC_HASH7_2
  1042.  */
  1044. /* No bitfields */
  1046. /*
  1047.  * MAC Transmit Source Address Registers (Table 9-23)
  1048.  * Register: MAC_ETHERNET_ADDR_0
  1049.  * Register: MAC_ETHERNET_ADDR_1
  1050.  * Register: MAC_ETHERNET_ADDR_2
  1051.  */
  1053. /* No bitfields */
  1055. /*
  1056.  * MAC Packet Type Configuration Register
  1057.  * Register: MAC_TYPE_CFG_0
  1058.  * Register: MAC_TYPE_CFG_1
  1059.  * Register: MAC_TYPE_CFG_2
  1060.  */
  1062. #define S_TYPECFG_TYPESIZE      _SB_MAKE64(16)
  1064. #define S_TYPECFG_TYPE0 _SB_MAKE64(0)
  1065. #define M_TYPECFG_TYPE0         _SB_MAKEMASK(16,S_TYPECFG_TYPE0)
  1066. #define V_TYPECFG_TYPE0(x)      _SB_MAKEVALUE(x,S_TYPECFG_TYPE0)
  1067. #define G_TYPECFG_TYPE0(x)      _SB_GETVALUE(x,S_TYPECFG_TYPE0,M_TYPECFG_TYPE0)
  1069. #define S_TYPECFG_TYPE1 _SB_MAKE64(0)
  1070. #define M_TYPECFG_TYPE1         _SB_MAKEMASK(16,S_TYPECFG_TYPE1)
  1071. #define V_TYPECFG_TYPE1(x)      _SB_MAKEVALUE(x,S_TYPECFG_TYPE1)
  1072. #define G_TYPECFG_TYPE1(x)      _SB_GETVALUE(x,S_TYPECFG_TYPE1,M_TYPECFG_TYPE1)
  1074. #define S_TYPECFG_TYPE2 _SB_MAKE64(0)
  1075. #define M_TYPECFG_TYPE2         _SB_MAKEMASK(16,S_TYPECFG_TYPE2)
  1076. #define V_TYPECFG_TYPE2(x)      _SB_MAKEVALUE(x,S_TYPECFG_TYPE2)
  1077. #define G_TYPECFG_TYPE2(x)      _SB_GETVALUE(x,S_TYPECFG_TYPE2,M_TYPECFG_TYPE2)
  1079. #define S_TYPECFG_TYPE3 _SB_MAKE64(0)
  1080. #define M_TYPECFG_TYPE3         _SB_MAKEMASK(16,S_TYPECFG_TYPE3)
  1081. #define V_TYPECFG_TYPE3(x)      _SB_MAKEVALUE(x,S_TYPECFG_TYPE3)
  1082. #define G_TYPECFG_TYPE3(x)      _SB_GETVALUE(x,S_TYPECFG_TYPE3,M_TYPECFG_TYPE3)
  1084. /*
  1085.  * MAC Receive Address Filter Control Registers (Table 9-24)
  1086.  * Register: MAC_ADFILTER_CFG_0
  1087.  * Register: MAC_ADFILTER_CFG_1
  1088.  * Register: MAC_ADFILTER_CFG_2
  1089.  */
  1091. #define M_MAC_ALLPKT_EN         _SB_MAKEMASK1(0)
  1092. #define M_MAC_UCAST_EN          _SB_MAKEMASK1(1)
  1093. #define M_MAC_UCAST_INV         _SB_MAKEMASK1(2)
  1094. #define M_MAC_MCAST_EN          _SB_MAKEMASK1(3)
  1095. #define M_MAC_MCAST_INV         _SB_MAKEMASK1(4)
  1096. #define M_MAC_BCAST_EN          _SB_MAKEMASK1(5)
  1097. #define M_MAC_DIRECT_INV        _SB_MAKEMASK1(6)
  1099. #define S_MAC_IPHDR_OFFSET      _SB_MAKE64(8)
  1100. #define M_MAC_IPHDR_OFFSET      _SB_MAKEMASK(8,S_MAC_IPHDR_OFFSET)
  1101. #define V_MAC_IPHDR_OFFSET(x) _SB_MAKEVALUE(x,S_MAC_IPHDR_OFFSET)
  1102. #define G_MAC_IPHDR_OFFSET(x) _SB_GETVALUE(x,S_MAC_IPHDR_OFFSET,M_MAC_IPHDR_OFFSET)
  1104. /*
  1105.  * MAC Receive Channel Select Registers (Table 9-25)
  1106.  */
  1108. /* no bitfields */
  1110. /*
  1111.  * MAC MII Management Interface Registers (Table 9-26)
  1112.  * Register: MAC_MDIO_0
  1113.  * Register: MAC_MDIO_1
  1114.  * Register: MAC_MDIO_2
  1115.  */
  1117. #define S_MAC_MDC 0
  1118. #define S_MAC_MDIO_DIR 1
  1119. #define S_MAC_MDIO_OUT 2
  1120. #define S_MAC_GENC 3
  1121. #define S_MAC_MDIO_IN 4
  1123. #define M_MAC_MDC _SB_MAKEMASK1(S_MAC_MDC)
  1124. #define M_MAC_MDIO_DIR _SB_MAKEMASK1(S_MAC_MDIO_DIR)
  1125. #define M_MAC_MDIO_DIR_INPUT _SB_MAKEMASK1(S_MAC_MDIO_DIR)
  1126. #define M_MAC_MDIO_OUT _SB_MAKEMASK1(S_MAC_MDIO_OUT)
  1127. #define M_MAC_GENC _SB_MAKEMASK1(S_MAC_GENC)
  1128. #define M_MAC_MDIO_IN _SB_MAKEMASK1(S_MAC_MDIO_IN)
  1131. /* ********************************************************************** 
  1132.    * DUART Registers
  1133.    ********************************************************************** */
  1135. /*
  1136.  * DUART Mode Register #1 (Table 10-3)
  1137.  * Register: DUART_MODE_REG_1_A
  1138.  * Register: DUART_MODE_REG_1_B
  1139.  */
  1141. #define S_DUART_BITS_PER_CHAR       0
  1142. #define M_DUART_BITS_PER_CHAR       _SB_MAKEMASK(2,S_DUART_BITS_PER_CHAR)
  1143. #define V_DUART_BITS_PER_CHAR(x)    _SB_MAKEVALUE(x,S_DUART_BITS_PER_CHAR)
  1145. #define K_DUART_BITS_PER_CHAR_RSV0  0
  1146. #define K_DUART_BITS_PER_CHAR_RSV1  1
  1147. #define K_DUART_BITS_PER_CHAR_7     2
  1148. #define K_DUART_BITS_PER_CHAR_8     3
  1150. #define V_DUART_BITS_PER_CHAR_RSV0  V_DUART_BITS_PER_CHAR(K_DUART_BITS_PER_CHAR_RSV0)
  1151. #define V_DUART_BITS_PER_CHAR_RSV1  V_DUART_BITS_PER_CHAR(K_DUART_BITS_PER_CHAR_RSV1)
  1152. #define V_DUART_BITS_PER_CHAR_7     V_DUART_BITS_PER_CHAR(K_DUART_BITS_PER_CHAR_7)
  1153. #define V_DUART_BITS_PER_CHAR_8     V_DUART_BITS_PER_CHAR(K_DUART_BITS_PER_CHAR_8)
  1156. #define M_DUART_PARITY_TYPE_EVEN    0x00
  1157. #define M_DUART_PARITY_TYPE_ODD     _SB_MAKEMASK1(3)
  1159. #define S_DUART_PARITY_MODE          3
  1160. #define M_DUART_PARITY_MODE         _SB_MAKEMASK(2,S_DUART_PARITY_MODE)
  1161. #define V_DUART_PARITY_MODE(x)      _SB_MAKEVALUE(x,S_DUART_PARITY_MODE)
  1163. #define K_DUART_PARITY_MODE_ADD       0
  1164. #define K_DUART_PARITY_MODE_ADD_FIXED 1
  1165. #define K_DUART_PARITY_MODE_NONE      2
  1167. #define V_DUART_PARITY_MODE_ADD       V_DUART_PARITY_MODE(K_DUART_PARITY_MODE_ADD)
  1168. #define V_DUART_PARITY_MODE_ADD_FIXED V_DUART_PARITY_MODE(K_DUART_PARITY_MODE_ADD_FIXED)
  1169. #define V_DUART_PARITY_MODE_NONE      V_DUART_PARITY_MODE(K_DUART_PARITY_MODE_NONE)
  1171. #define M_DUART_ERR_MODE            _SB_MAKEMASK1(5)    /* must be zero */
  1173. #define M_DUART_RX_IRQ_SEL_RXRDY    0
  1174. #define M_DUART_RX_IRQ_SEL_RXFULL   _SB_MAKEMASK1(6)
  1176. #define M_DUART_RX_RTS_ENA          _SB_MAKEMASK1(7)
  1178. /*
  1179.  * DUART Mode Register #2 (Table 10-4)
  1180.  * Register: DUART_MODE_REG_2_A
  1181.  * Register: DUART_MODE_REG_2_B
  1182.  */
  1184. #define M_DUART_MODE_RESERVED1      _SB_MAKEMASK(3,0)   /* ignored */
  1186. #define M_DUART_STOP_BIT_LEN_2      _SB_MAKEMASK1(3)
  1187. #define M_DUART_STOP_BIT_LEN_1      0
  1189. #define M_DUART_TX_CTS_ENA          _SB_MAKEMASK1(4)
  1191. #define M_DUART_MODE_RESERVED2      _SB_MAKEMASK1(5)    /* must be zero */
  1193. #define S_DUART_CHAN_MODE     6
  1194. #define M_DUART_CHAN_MODE           _SB_MAKEMASK(2,S_DUART_CHAN_MODE)
  1195. #define V_DUART_CHAN_MODE(x)     _SB_MAKEVALUE(x,S_DUART_CHAN_MODE)
  1197. #define K_DUART_CHAN_MODE_NORMAL    0
  1198. #define K_DUART_CHAN_MODE_LCL_LOOP  2
  1199. #define K_DUART_CHAN_MODE_REM_LOOP  3
  1201. #define V_DUART_CHAN_MODE_NORMAL    V_DUART_CHAN_MODE(K_DUART_CHAN_MODE_NORMAL)
  1202. #define V_DUART_CHAN_MODE_LCL_LOOP  V_DUART_CHAN_MODE(K_DUART_CHAN_MODE_LCL_LOOP)
  1203. #define V_DUART_CHAN_MODE_REM_LOOP  V_DUART_CHAN_MODE(K_DUART_CHAN_MODE_REM_LOOP)
  1205. /*
  1206.  * DUART Command Register (Table 10-5)
  1207.  * Register: DUART_CMD_A
  1208.  * Register: DUART_CMD_B
  1209.  */
  1211. #define M_DUART_RX_EN               _SB_MAKEMASK1(0)
  1212. #define M_DUART_RX_DIS              _SB_MAKEMASK1(1)
  1213. #define M_DUART_TX_EN               _SB_MAKEMASK1(2)
  1214. #define M_DUART_TX_DIS              _SB_MAKEMASK1(3)
  1216. #define S_DUART_MISC_CMD     4
  1217. #define M_DUART_MISC_CMD            _SB_MAKEMASK(3,S_DUART_MISC_CMD)
  1218. #define V_DUART_MISC_CMD(x)         _SB_MAKEVALUE(x,S_DUART_MISC_CMD)
  1220. #define K_DUART_MISC_CMD_NOACTION0       0
  1221. #define K_DUART_MISC_CMD_NOACTION1       1
  1222. #define K_DUART_MISC_CMD_RESET_RX        2
  1223. #define K_DUART_MISC_CMD_RESET_TX        3
  1224. #define K_DUART_MISC_CMD_NOACTION4       4
  1225. #define K_DUART_MISC_CMD_RESET_BREAK_INT 5
  1226. #define K_DUART_MISC_CMD_START_BREAK     6
  1227. #define K_DUART_MISC_CMD_STOP_BREAK      7
  1229. #define V_DUART_MISC_CMD_NOACTION0       V_DUART_MISC_CMD(K_DUART_MISC_CMD_NOACTION0)
  1230. #define V_DUART_MISC_CMD_NOACTION1       V_DUART_MISC_CMD(K_DUART_MISC_CMD_NOACTION1)
  1231. #define V_DUART_MISC_CMD_RESET_RX        V_DUART_MISC_CMD(K_DUART_MISC_CMD_RESET_RX)
  1232. #define V_DUART_MISC_CMD_RESET_TX        V_DUART_MISC_CMD(K_DUART_MISC_CMD_RESET_TX)
  1233. #define V_DUART_MISC_CMD_NOACTION4       V_DUART_MISC_CMD(K_DUART_MISC_CMD_NOACTION4)
  1234. #define V_DUART_MISC_CMD_RESET_BREAK_INT V_DUART_MISC_CMD(K_DUART_MISC_CMD_RESET_BREAK_INT)
  1235. #define V_DUART_MISC_CMD_START_BREAK     V_DUART_MISC_CMD(K_DUART_MISC_CMD_START_BREAK)
  1236. #define V_DUART_MISC_CMD_STOP_BREAK      V_DUART_MISC_CMD(K_DUART_MISC_CMD_STOP_BREAK)
  1238. #define M_DUART_CMD_RESERVED             _SB_MAKEMASK1(7) 
  1240. /*
  1241.  * DUART Status Register (Table 10-6)
  1242.  * Register: DUART_STATUS_A
  1243.  * Register: DUART_STATUS_B
  1244.  * READ-ONLY
  1245.  */
  1247. #define M_DUART_RX_RDY              _SB_MAKEMASK1(0)
  1248. #define M_DUART_RX_FFUL             _SB_MAKEMASK1(1)
  1249. #define M_DUART_TX_RDY              _SB_MAKEMASK1(2)
  1250. #define M_DUART_TX_EMT              _SB_MAKEMASK1(3)
  1251. #define M_DUART_OVRUN_ERR           _SB_MAKEMASK1(4)
  1252. #define M_DUART_PARITY_ERR          _SB_MAKEMASK1(5)
  1253. #define M_DUART_FRM_ERR             _SB_MAKEMASK1(6)
  1254. #define M_DUART_RCVD_BRK            _SB_MAKEMASK1(7)
  1256. /*
  1257.  * DUART Baud Rate Register (Table 10-7)
  1258.  * Register: DUART_CLK_SEL_A 
  1259.  * Register: DUART_CLK_SEL_B
  1260.  */
  1262. #define M_DUART_CLK_COUNTER         _SB_MAKEMASK(12,0)
  1263. #define V_DUART_BAUD_RATE(x)        (100000000/((x)*20)-1)
  1265. /*
  1266.  * DUART Data Registers (Table 10-8 and 10-9)
  1267.  * Register: DUART_RX_HOLD_A
  1268.  * Register: DUART_RX_HOLD_B
  1269.  * Register: DUART_TX_HOLD_A
  1270.  * Register: DUART_TX_HOLD_B
  1271.  */
  1273. #define M_DUART_RX_DATA             _SB_MAKEMASK(8,0)
  1274. #define M_DUART_TX_DATA             _SB_MAKEMASK(8,0)
  1276. /*
  1277.  * DUART Input Port Register (Table 10-10)
  1278.  * Register: DUART_IN_PORT
  1279.  */
  1281. #define M_DUART_IN_PIN0_VAL         _SB_MAKEMASK1(0)
  1282. #define M_DUART_IN_PIN1_VAL         _SB_MAKEMASK1(1)
  1283. #define M_DUART_IN_PIN2_VAL         _SB_MAKEMASK1(2)
  1284. #define M_DUART_IN_PIN3_VAL         _SB_MAKEMASK1(3)
  1285. #define M_DUART_IN_PIN4_VAL         _SB_MAKEMASK1(4)
  1286. #define M_DUART_IN_PIN5_VAL         _SB_MAKEMASK1(5)
  1287. #define M_DUART_RIN0_PIN            _SB_MAKEMASK1(6)
  1288. #define M_DUART_RIN1_PIN            _SB_MAKEMASK1(7)
  1290. /*
  1291.  * DUART Input Port Change Status Register (Tables 10-11, 10-12, and 10-13)
  1292.  * Register: DUART_INPORT_CHNG
  1293.  */
  1295. #define S_DUART_IN_PIN_VAL          0
  1296. #define M_DUART_IN_PIN_VAL          _SB_MAKEMASK(4,S_DUART_IN_PIN_VAL)
  1298. #define S_DUART_IN_PIN_CHNG         4
  1299. #define M_DUART_IN_PIN_CHNG         _SB_MAKEMASK(4,S_DUART_IN_PIN_CHNG)
  1301. /*
  1302.  * DUART Output port control register (Table 10-14)
  1303.  * Register: DUART_OPCR
  1304.  */
  1306. #define M_DUART_OPCR_RESERVED0      _SB_MAKEMASK1(0)   /* must be zero */
  1307. #define M_DUART_OPC2_SEL            _SB_MAKEMASK1(1)
  1308. #define M_DUART_OPCR_RESERVED1      _SB_MAKEMASK1(2)   /* must be zero */
  1309. #define M_DUART_OPC3_SEL            _SB_MAKEMASK1(3)
  1310. #define M_DUART_OPCR_RESERVED2      _SB_MAKEMASK(4,4)  /* must be zero */
  1312. /*
  1313.  * DUART Aux Control Register (Table 10-15)
  1314.  * Register: DUART_AUX_CTRL
  1315.  */
  1317. #define M_DUART_IP0_CHNG_ENA        _SB_MAKEMASK1(0)
  1318. #define M_DUART_IP1_CHNG_ENA        _SB_MAKEMASK1(1)
  1319. #define M_DUART_IP2_CHNG_ENA        _SB_MAKEMASK1(2)
  1320. #define M_DUART_IP3_CHNG_ENA        _SB_MAKEMASK1(3)
  1321. #define M_DUART_ACR_RESERVED        _SB_MAKEMASK(4,4)
  1323. /*
  1324.  * DUART Interrupt Status Register (Table 10-16)
  1325.  * Register: DUART_ISR
  1326.  */
  1328. #define M_DUART_ISR_TX_A            _SB_MAKEMASK1(0)
  1329. #define M_DUART_ISR_RX_A            _SB_MAKEMASK1(1)
  1330. #define M_DUART_ISR_BRK_A           _SB_MAKEMASK1(2)
  1331. #define M_DUART_ISR_IN_A            _SB_MAKEMASK1(3)
  1332. #define M_DUART_ISR_TX_B            _SB_MAKEMASK1(4)
  1333. #define M_DUART_ISR_RX_B            _SB_MAKEMASK1(5)
  1334. #define M_DUART_ISR_BRK_B           _SB_MAKEMASK1(6)
  1335. #define M_DUART_ISR_IN_B            _SB_MAKEMASK1(7)
  1337. /*
  1338.  * DUART Channel A Interrupt Status Register (Table 10-17)
  1339.  * DUART Channel B Interrupt Status Register (Table 10-18)
  1340.  * Register: DUART_ISR_A
  1341.  * Register: DUART_ISR_B
  1342.  */
  1344. #define M_DUART_ISR_TX              _SB_MAKEMASK1(0)
  1345. #define M_DUART_ISR_RX              _SB_MAKEMASK1(1)
  1346. #define M_DUART_ISR_BRK             _SB_MAKEMASK1(2)
  1347. #define M_DUART_ISR_IN              _SB_MAKEMASK1(3)
  1348. #define M_DUART_ISR_RESERVED        _SB_MAKEMASK(4,4)
  1350. /*
  1351.  * DUART Interrupt Mask Register (Table 10-19)
  1352.  * Register: DUART_IMR
  1353.  */
  1355. #define M_DUART_IMR_TX_A            _SB_MAKEMASK1(0)
  1356. #define M_DUART_IMR_RX_A            _SB_MAKEMASK1(1)
  1357. #define M_DUART_IMR_BRK_A           _SB_MAKEMASK1(2)
  1358. #define M_DUART_IMR_IN_A            _SB_MAKEMASK1(3)
  1359. #define M_DUART_IMR_ALL_A     _SB_MAKEMASK(4,4)
  1361. #define M_DUART_IMR_TX_B            _SB_MAKEMASK1(4)
  1362. #define M_DUART_IMR_RX_B            _SB_MAKEMASK1(5)
  1363. #define M_DUART_IMR_BRK_B           _SB_MAKEMASK1(5)
  1364. #define M_DUART_IMR_IN_B            _SB_MAKEMASK1(7)
  1365. #define M_DUART_IMR_ALL_B           _SB_MAKEMASK(4,4)
  1367. /*
  1368.  * DUART Channel A Interrupt Mask Register (Table 10-20)
  1369.  * DUART Channel B Interrupt Mask Register (Table 10-21)
  1370.  * Register: DUART_IMR_A
  1371.  * Register: DUART_IMR_B
  1372.  */
  1374. #define M_DUART_IMR_TX              _SB_MAKEMASK1(0)
  1375. #define M_DUART_IMR_RX              _SB_MAKEMASK1(1)
  1376. #define M_DUART_IMR_BRK             _SB_MAKEMASK1(2)
  1377. #define M_DUART_IMR_IN              _SB_MAKEMASK1(3)
  1378. #define M_DUART_IMR_ALL     _SB_MAKEMASK(4,0)
  1379. #define M_DUART_IMR_RESERVED        _SB_MAKEMASK(4,4)
  1382. /*
  1383.  * DUART Output Port Set Register (Table 10-22)
  1384.  * Register: DUART_SET_OPR
  1385.  */
  1387. #define M_DUART_SET_OPR0            _SB_MAKEMASK1(0)
  1388. #define M_DUART_SET_OPR1            _SB_MAKEMASK1(1)
  1389. #define M_DUART_SET_OPR2            _SB_MAKEMASK1(2)
  1390. #define M_DUART_SET_OPR3            _SB_MAKEMASK1(3)
  1391. #define M_DUART_OPSR_RESERVED       _SB_MAKEMASK(4,4)
  1393. /*
  1394.  * DUART Output Port Clear Register (Table 10-23)
  1395.  * Register: DUART_CLEAR_OPR
  1396.  */
  1398. #define M_DUART_CLR_OPR0            _SB_MAKEMASK1(0)
  1399. #define M_DUART_CLR_OPR1            _SB_MAKEMASK1(1)
  1400. #define M_DUART_CLR_OPR2            _SB_MAKEMASK1(2)
  1401. #define M_DUART_CLR_OPR3            _SB_MAKEMASK1(3)
  1402. #define M_DUART_OPCR_RESERVED       _SB_MAKEMASK(4,4)
  1404. /*
  1405.  * DUART Output Port RTS Register (Table 10-24)
  1406.  * Register: DUART_OUT_PORT
  1407.  */
  1409. #define M_DUART_OUT_PIN_SET0        _SB_MAKEMASK1(0)
  1410. #define M_DUART_OUT_PIN_SET1        _SB_MAKEMASK1(1)
  1411. #define M_DUART_OUT_PIN_CLR0        _SB_MAKEMASK1(2)
  1412. #define M_DUART_OUT_PIN_CLR1        _SB_MAKEMASK1(3)
  1413. #define M_DUART_OPRR_RESERVED       _SB_MAKEMASK(4,4)
  1415. #define M_DUART_OUT_PIN_SET(chan) 
  1416.     (chan == 0 ? M_DUART_OUT_PIN_SET0 : M_DUART_OUT_PIN_SET1)
  1417. #define M_DUART_OUT_PIN_CLR(chan) 
  1418.     (chan == 0 ? M_DUART_OUT_PIN_CLR0 : M_DUART_OUT_PIN_CLR1)
  1420. /*
  1421.  * To be added: Synchronous Serial definitions
  1422.  */
  1425. /* ********************************************************************** 
  1426.    * Generic Bus constants
  1427.    ********************************************************************** */
  1429. /*
  1430.  * Generic Bus Region Configuration Registers (Table 11-4)
  1431.  */
  1433. #define M_IO_RDY_ACTIVE _SB_MAKEMASK1(0)
  1434. #define M_IO_ENA_RDY _SB_MAKEMASK1(1)
  1436. #define S_IO_WIDTH_SEL 2
  1437. #define M_IO_WIDTH_SEL _SB_MAKEMASK(2,S_IO_WIDTH_SEL)
  1438. #define K_IO_WIDTH_SEL_1 0
  1439. #define K_IO_WIDTH_SEL_2 1
  1440. #define K_IO_WIDTH_SEL_4 3
  1441. #define V_IO_WIDTH_SEL(x) _SB_MAKEVALUE(x,S_IO_WIDTH_SEL)
  1442. #define G_IO_WIDTH_SEL(x) _SB_GETVALUE(x,S_IO_WIDTH_SEL,M_IO_WIDTH_SEL)
  1444. #define M_IO_PARITY_ENA _SB_MAKEMASK1(4)
  1445. #define M_IO_PARITY_ODD _SB_MAKEMASK1(6)
  1446. #define M_IO_NONMUX _SB_MAKEMASK1(7)
  1448. #define S_IO_TIMEOUT 8
  1449. #define M_IO_TIMEOUT _SB_MAKEMASK(8,S_IO_TIMEOUT)
  1450. #define V_IO_TIMEOUT(x) _SB_MAKEVALUE(x,S_IO_TIMEOUT)
  1451. #define G_IO_TIMEOUT(x) _SB_GETVALUE(x,S_IO_TIMEOUT,M_IO_TIMEOUT)
  1453. /*
  1454.  * Generic Bus Region Size register (Table 11-5)
  1455.  */
  1457. #define S_IO_MULT_SIZE 0
  1458. #define M_IO_MULT_SIZE _SB_MAKEMASK(12,S_IO_MULT_SIZE)
  1459. #define V_IO_MULT_SIZE(x) _SB_MAKEVALUE(x,S_IO_MULT_SIZE)
  1460. #define G_IO_MULT_SIZE(x) _SB_GETVALUE(x,S_IO_MULT_SIZE,M_IO_MULT_SIZE)
  1462. #define S_IO_REGSIZE 16  /* # bits to shift size for this reg */
  1464. /*
  1465.  * Generic Bus Region Address (Table 11-6)
  1466.  */
  1468. #define S_IO_START_ADDR 0
  1469. #define M_IO_START_ADDR _SB_MAKEMASK(14,S_IO_START_ADDR)
  1470. #define V_IO_START_ADDR(x) _SB_MAKEVALUE(x,S_IO_START_ADDR)
  1471. #define G_IO_START_ADDR(x) _SB_GETVALUE(x,S_IO_START_ADDR,M_IO_START_ADDR)
  1473. #define S_IO_ADDRBASE 16  /* # bits to shift addr for this reg */
  1475. /*
  1476.  * Generic Bus Region 0 Timing Registers (Table 11-7)
  1477.  */
  1479. #define S_IO_ALE_WIDTH 0
  1480. #define M_IO_ALE_WIDTH _SB_MAKEMASK(3,S_IO_ALE_WIDTH)
  1481. #define V_IO_ALE_WIDTH(x) _SB_MAKEVALUE(x,S_IO_ALE_WIDTH)
  1482. #define G_IO_ALE_WIDTH(x) _SB_GETVALUE(x,S_IO_ALE_WIDTH,M_IO_ALE_WIDTH)
  1484. #define S_IO_ALE_TO_CS 4
  1485. #define M_IO_ALE_TO_CS _SB_MAKEMASK(2,S_IO_ALE_TO_CS)
  1486. #define V_IO_ALE_TO_CS(x) _SB_MAKEVALUE(x,S_IO_ALE_TO_CS)
  1487. #define G_IO_ALE_TO_CS(x) _SB_GETVALUE(x,S_IO_ALE_TO_CS,M_IO_ALE_TO_CS)
  1489. #define S_IO_CS_WIDTH 8
  1490. #define M_IO_CS_WIDTH _SB_MAKEMASK(5,S_IO_CS_WIDTH)
  1491. #define V_IO_CS_WIDTH(x) _SB_MAKEVALUE(x,S_IO_CS_WIDTH)
  1492. #define G_IO_CS_WIDTH(x) _SB_GETVALUE(x,S_IO_CS_WIDTH,M_IO_CS_WIDTH)
  1494. #define S_IO_RDY_SMPLE 13
  1495. #define M_IO_RDY_SMPLE _SB_MAKEMASK(3,S_IO_RDY_SMPLE)
  1496. #define V_IO_RDY_SMPLE(x) _SB_MAKEVALUE(x,S_IO_RDY_SMPLE)
  1497. #define G_IO_RDY_SMPLE(x) _SB_GETVALUE(x,S_IO_RDY_SMPLE,M_IO_RDY_SMPLE)
  1500. /*
  1501.  * Generic Bus Timing 1 Registers (Table 11-8)
  1502.  */
  1504. #define S_IO_ALE_TO_WRITE 0
  1505. #define M_IO_ALE_TO_WRITE _SB_MAKEMASK(3,S_IO_ALE_TO_WRITE)
  1506. #define V_IO_ALE_TO_WRITE(x) _SB_MAKEVALUE(x,S_IO_ALE_TO_WRITE)
  1507. #define G_IO_ALE_TO_WRITE(x) _SB_GETVALUE(x,S_IO_ALE_TO_WRITE,M_IO_ALE_TO_WRITE)
  1509. #define S_IO_WRITE_WIDTH 4
  1510. #define M_IO_WRITE_WIDTH _SB_MAKEMASK(4,S_IO_WRITE_WIDTH)
  1511. #define V_IO_WRITE_WIDTH(x) _SB_MAKEVALUE(x,S_IO_WRITE_WIDTH)
  1512. #define G_IO_WRITE_WIDTH(x) _SB_GETVALUE(x,S_IO_WRITE_WIDTH,M_IO_WRITE_WIDTH)
  1514. #define S_IO_IDLE_CYCLE 8
  1515. #define M_IO_IDLE_CYCLE _SB_MAKEMASK(4,S_IO_IDLE_CYCLE)
  1516. #define V_IO_IDLE_CYCLE(x) _SB_MAKEVALUE(x,S_IO_IDLE_CYCLE)
  1517. #define G_IO_IDLE_CYCLE(x) _SB_GETVALUE(x,S_IO_IDLE_CYCLE,M_IO_IDLE_CYCLE)
  1519. #define S_IO_CS_TO_OE 12
  1520. #define M_IO_CS_TO_OE _SB_MAKEMASK(2,S_IO_CS_TO_OE)
  1521. #define V_IO_CS_TO_OE(x) _SB_MAKEVALUE(x,S_IO_CS_TO_OE)
  1522. #define G_IO_CS_TO_OE(x) _SB_GETVALUE(x,S_IO_CS_TO_OE,M_IO_CS_TO_OE)
  1524. #define S_IO_OE_TO_CS 14
  1525. #define M_IO_OE_TO_CS _SB_MAKEMASK(2,S_IO_OE_TO_CS)
  1526. #define V_IO_OE_TO_CS(x) _SB_MAKEVALUE(x,S_IO_OE_TO_CS)
  1527. #define G_IO_OE_TO_CS(x) _SB_GETVALUE(x,S_IO_OE_TO_CS,M_IO_OE_TO_CS)
  1529. /*
  1530.  * Generic Bus Interrupt Status Register (Table 11-9)
  1531.  */
  1533. #define M_IO_CS_ERR_INT _SB_MAKEMASK(0,8)
  1534. #define M_IO_CS0_ERR_INT _SB_MAKEMASK1(0)
  1535. #define M_IO_CS1_ERR_INT _SB_MAKEMASK1(1)
  1536. #define M_IO_CS2_ERR_INT _SB_MAKEMASK1(2)
  1537. #define M_IO_CS3_ERR_INT _SB_MAKEMASK1(3)
  1538. #define M_IO_CS4_ERR_INT _SB_MAKEMASK1(4)
  1539. #define M_IO_CS5_ERR_INT _SB_MAKEMASK1(5)
  1540. #define M_IO_CS6_ERR_INT _SB_MAKEMASK1(6)
  1541. #define M_IO_CS7_ERR_INT _SB_MAKEMASK1(7)
  1543. #define M_IO_RD_PAR_INT _SB_MAKEMASK1(9)
  1544. #define M_IO_TIMEOUT_INT _SB_MAKEMASK1(10)
  1545. #define M_IO_ILL_ADDR_INT _SB_MAKEMASK1(11)
  1546. #define M_IO_MULT_CS_INT _SB_MAKEMASK1(12)
  1548. /*
  1549.  * PCMCIA configuration register (Table 12-6)
  1550.  */
  1552. #define M_PCMCIA_CFG_ATTRMEM _SB_MAKEMASK1(0)
  1553. #define M_PCMCIA_CFG_3VEN _SB_MAKEMASK1(1)
  1554. #define M_PCMCIA_CFG_5VEN _SB_MAKEMASK1(2)
  1555. #define M_PCMCIA_CFG_VPPEN _SB_MAKEMASK1(3)
  1556. #define M_PCMCIA_CFG_RESET _SB_MAKEMASK1(4)
  1557. #define M_PCMCIA_CFG_APWRONEN _SB_MAKEMASK1(5)
  1558. #define M_PCMCIA_CFG_CDMASK _SB_MAKEMASK1(6)
  1559. #define M_PCMCIA_CFG_WPMASK _SB_MAKEMASK1(7)
  1560. #define M_PCMCIA_CFG_RDYMASK _SB_MAKEMASK1(8)
  1561. #define M_PCMCIA_CFG_PWRCTL _SB_MAKEMASK1(9)
  1563. /*
  1564.  * PCMCIA status register (Table 12-7)
  1565.  */
  1567. #define M_PCMCIA_STATUS_CD1 _SB_MAKEMASK1(0)
  1568. #define M_PCMCIA_STATUS_CD2 _SB_MAKEMASK1(1)
  1569. #define M_PCMCIA_STATUS_VS1 _SB_MAKEMASK1(2)
  1570. #define M_PCMCIA_STATUS_VS2 _SB_MAKEMASK1(3)
  1571. #define M_PCMCIA_STATUS_WP _SB_MAKEMASK1(4)
  1572. #define M_PCMCIA_STATUS_RDY _SB_MAKEMASK1(5)
  1573. #define M_PCMCIA_STATUS_3VEN _SB_MAKEMASK1(6)
  1574. #define M_PCMCIA_STATUS_5VEN _SB_MAKEMASK1(7)
  1575. #define M_PCMCIA_STATUS_CDCHG _SB_MAKEMASK1(8)
  1576. #define M_PCMCIA_STATUS_WPCHG _SB_MAKEMASK1(9)
  1577. #define M_PCMCIA_STATUS_RDYCHG _SB_MAKEMASK1(10)
  1579. /*
  1580.  * GPIO Interrupt Type Register (table 13-3)
  1581.  */
  1583. #define K_GPIO_INTR_DISABLE 0
  1584. #define K_GPIO_INTR_EDGE 1
  1585. #define K_GPIO_INTR_LEVEL 2
  1586. #define K_GPIO_INTR_SPLIT 3
  1588. #define S_GPIO_INTR_TYPEX(n) (((n)/2)*2)
  1589. #define M_GPIO_INTR_TYPEX(n) _SB_MAKEMASK(2,S_GPIO_INTR_TYPEX(n))
  1590. #define V_GPIO_INTR_TYPEX(n,x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPEX(n))
  1591. #define G_GPIO_INTR_TYPEX(n,x) _SB_GETVALUE(x,S_GPIO_INTR_TYPEX(n),M_GPIO_INTR_TYPEX(n))
  1593. #define S_GPIO_INTR_TYPE0 0
  1594. #define M_GPIO_INTR_TYPE0 _SB_MAKEMASK(2,S_GPIO_INTR_TYPE0)
  1595. #define V_GPIO_INTR_TYPE0(x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPE0)
  1596. #define G_GPIO_INTR_TYPE0(x) _SB_GETVALUE(x,S_GPIO_INTR_TYPE0,M_GPIO_INTR_TYPE0)
  1598. #define S_GPIO_INTR_TYPE2 2
  1599. #define M_GPIO_INTR_TYPE2 _SB_MAKEMASK(2,S_GPIO_INTR_TYPE2)
  1600. #define V_GPIO_INTR_TYPE2(x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPE2)
  1601. #define G_GPIO_INTR_TYPE2(x) _SB_GETVALUE(x,S_GPIO_INTR_TYPE2,M_GPIO_INTR_TYPE2)
  1603. #define S_GPIO_INTR_TYPE4 4
  1604. #define M_GPIO_INTR_TYPE4 _SB_MAKEMASK(2,S_GPIO_INTR_TYPE4)
  1605. #define V_GPIO_INTR_TYPE4(x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPE4)
  1606. #define G_GPIO_INTR_TYPE4(x) _SB_GETVALUE(x,S_GPIO_INTR_TYPE4,M_GPIO_INTR_TYPE4)
  1608. #define S_GPIO_INTR_TYPE6 6
  1609. #define M_GPIO_INTR_TYPE6 _SB_MAKEMASK(2,S_GPIO_INTR_TYPE6)
  1610. #define V_GPIO_INTR_TYPE6(x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPE6)
  1611. #define G_GPIO_INTR_TYPE6(x) _SB_GETVALUE(x,S_GPIO_INTR_TYPE6,M_GPIO_INTR_TYPE6)
  1613. #define S_GPIO_INTR_TYPE8 8
  1614. #define M_GPIO_INTR_TYPE8 _SB_MAKEMASK(2,S_GPIO_INTR_TYPE8)
  1615. #define V_GPIO_INTR_TYPE8(x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPE8)
  1616. #define G_GPIO_INTR_TYPE8(x) _SB_GETVALUE(x,S_GPIO_INTR_TYPE8,M_GPIO_INTR_TYPE8)
  1618. #define S_GPIO_INTR_TYPE10 10
  1619. #define M_GPIO_INTR_TYPE10 _SB_MAKEMASK(2,S_GPIO_INTR_TYPE10)
  1620. #define V_GPIO_INTR_TYPE10(x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPE10)
  1621. #define G_GPIO_INTR_TYPE10(x) _SB_GETVALUE(x,S_GPIO_INTR_TYPE10,M_GPIO_INTR_TYPE10)
  1623. #define S_GPIO_INTR_TYPE12 12
  1624. #define M_GPIO_INTR_TYPE12 _SB_MAKEMASK(2,S_GPIO_INTR_TYPE12)
  1625. #define V_GPIO_INTR_TYPE12(x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPE12)
  1626. #define G_GPIO_INTR_TYPE12(x) _SB_GETVALUE(x,S_GPIO_INTR_TYPE12,M_GPIO_INTR_TYPE12)
  1628. #define S_GPIO_INTR_TYPE14 14
  1629. #define M_GPIO_INTR_TYPE14 _SB_MAKEMASK(2,S_GPIO_INTR_TYPE14)
  1630. #define V_GPIO_INTR_TYPE14(x) _SB_MAKEVALUE(x,S_GPIO_INTR_TYPE14)
  1631. #define G_GPIO_INTR_TYPE14(x) _SB_GETVALUE(x,S_GPIO_INTR_TYPE14,M_GPIO_INTR_TYPE14)
  1634. /* ********************************************************************** 
  1635.    * System Management Bus constants
  1636.    ********************************************************************** */
  1638. /*
  1639.  * SMBus Clock Frequency Register (Table 14-2)
  1640.  */
  1642. #define S_SMB_FREQ_DIV              0
  1643. #define M_SMB_FREQ_DIV              _SB_MAKEMASK(13,S_SMB_FREQ_DIV)
  1644. #define V_SMB_FREQ_DIV(x)           _SB_MAKEVALUE(x,S_SMB_FREQ_DIV)
  1646. #define K_SMB_FREQ_400KHZ     0x1F
  1647. #define K_SMB_FREQ_100KHZ     0x7D
  1649. #define S_SMB_CMD                   0
  1650. #define M_SMB_CMD                   _SB_MAKEMASK(8,S_SMB_CMD)
  1651. #define V_SMB_CMD(x)                _SB_MAKEVALUE(x,S_SMB_CMD)
  1653. /*
  1654.  * SMBus control register (Table 14-4)
  1655.  */
  1657. #define M_SMB_ERR_INTR              _SB_MAKEMASK1(0)
  1658. #define M_SMB_FINISH_INTR           _SB_MAKEMASK1(1)
  1659. #define M_SMB_DATA_OUT              _SB_MAKEMASK1(4)
  1660. #define M_SMB_DATA_DIR              _SB_MAKEMASK1(5)
  1661. #define M_SMB_DATA_DIR_OUTPUT       M_SMB_DATA_DIR
  1662. #define M_SMB_CLK_OUT               _SB_MAKEMASK1(6)
  1663. #define M_SMB_DIRECT_ENABLE         _SB_MAKEMASK1(7)
  1665. /*
  1666.  * SMBus status registers (Table 14-5)
  1667.  */
  1669. #define M_SMB_BUSY                  _SB_MAKEMASK1(0)
  1670. #define M_SMB_ERROR                 _SB_MAKEMASK1(1)
  1671. #define M_SMB_ERROR_TYPE            _SB_MAKEMASK1(2)
  1672. #define M_SMB_REF                   _SB_MAKEMASK1(6)
  1673. #define M_SMB_DATA_IN               _SB_MAKEMASK1(7)
  1675. /*
  1676.  * SMBus Start/Command registers (Table 14-9)
  1677.  */
  1679. #define S_SMB_ADDR                  0
  1680. #define M_SMB_ADDR                  _SB_MAKEMASK(7,S_SMB_ADDR)
  1681. #define V_SMB_ADDR(x)               _SB_MAKEVALUE(x,S_SMB_ADDR)
  1682. #define G_SMB_ADDR(x)               _SB_GETVALUE(x,S_SMB_ADDR,M_SMB_ADDR)
  1684. #define M_SMB_QDATA                 _SB_MAKEMASK1(7)
  1686. #define S_SMB_TT                    8
  1687. #define M_SMB_TT                    _SB_MAKEMASK(3,S_SMB_TT)
  1688. #define V_SMB_TT(x)                 _SB_MAKEVALUE(x,S_SMB_TT)
  1689. #define G_SMB_TT(x)                 _SB_GETVALUE(x,S_SMB_TT,M_SMB_TT)
  1691. #define K_SMB_TT_WR1BYTE            0
  1692. #define K_SMB_TT_WR2BYTE            1
  1693. #define K_SMB_TT_WR3BYTE            2
  1694. #define K_SMB_TT_CMD_RD1BYTE        3
  1695. #define K_SMB_TT_CMD_RD2BYTE        4
  1696. #define K_SMB_TT_RD1BYTE            5
  1697. #define K_SMB_TT_QUICKCMD           6
  1698. #define K_SMB_TT_EEPROMREAD         7
  1700. #define V_SMB_TT_WR1BYTE     V_SMB_TT(K_SMB_TT_WR1BYTE)
  1701. #define V_SMB_TT_WR2BYTE     V_SMB_TT(K_SMB_TT_WR2BYTE)
  1702. #define V_SMB_TT_WR3BYTE     V_SMB_TT(K_SMB_TT_WR3BYTE)
  1703. #define V_SMB_TT_CMD_RD1BYTE     V_SMB_TT(K_SMB_TT_CMD_RD1BYTE)
  1704. #define V_SMB_TT_CMD_RD2BYTE     V_SMB_TT(K_SMB_TT_CMD_RD2BYTE)
  1705. #define V_SMB_TT_RD1BYTE     V_SMB_TT(K_SMB_TT_RD1BYTE)
  1706. #define V_SMB_TT_QUICKCMD     V_SMB_TT(K_SMB_TT_QUICKCMD)
  1707. #define V_SMB_TT_EEPROMREAD     V_SMB_TT(K_SMB_TT_EEPROMREAD)
  1709. #define M_SMB_PEC                   _SB_MAKEMASK1(15)
  1711. /*
  1712.  * SMBus Data Register (Table 14-6) and SMBus Extra Register (Table 14-7)
  1713.  */
  1715. #define S_SMB_LB                    0
  1716. #define M_SMB_LB                    _SB_MAKEMASK(8,S_SMB_LB)
  1717. #define V_SMB_LB(x)                 _SB_MAKEVALUE(x,S_SMB_LB)
  1719. #define S_SMB_MB                    8
  1720. #define M_SMB_MB                    _SB_MAKEMASK(8,S_SMB_MB)
  1721. #define V_SMB_MB(x)                 _SB_MAKEVALUE(x,S_SMB_MB)
  1724. /*
  1725.  * SMBus Packet Error Check register (Table 14-8)
  1726.  */
  1728. #define S_SPEC_PEC                  0
  1729. #define M_SPEC_PEC                  _SB_MAKEMASK(8,S_SPEC_PEC)
  1730. #define V_SPEC_MB(x)                _SB_MAKEVALUE(x,S_SPEC_PEC)
  1732. #ifndef _ASMLANGUAGE
  1733. #if (CPU==MIPS64)
  1735. #define MIPS3_SD(addr, value) 
  1736.     (* (volatile unsigned long long *) (addr) = (value))
  1737. #define MIPS3_LD(addr)      (*(volatile unsigned long long *) (addr))
  1739. #else /* (CPU==MIPS64) */
  1741. void mips3_sd( volatile unsigned long long *, unsigned long long );
  1742. unsigned long long mips3_ld( volatile unsigned long long * );
  1743. #define MIPS3_SD(addr, value) 
  1744.     mips3_sd((volatile unsigned long long *) (addr), (value))
  1745. #define MIPS3_LD(addr)      mips3_ld((volatile unsigned long long *) (addr))
  1747. #endif /* (CPU==MIPS64) */
  1749. #endif /* _ASMLANGUAGE */
  1752. #ifdef __cplusplus
  1753. }
  1754. #endif
  1755. #endif /* __INCbcm1250Libh */