-
-
SY10.rar
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。
-
-
-
CPLD.rar
实现FPGA的加密程序，在编译软件上进行编译和仿真，结果完全正确。
-
-
clk_div.rar
VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。
-
1.rar
换体DMA高速数据采集电路的CPLD实现
-
-
-
-
Go To English Version 超过100万源码资源，1000万源码文件免费下载
