-
-
VHDL.rar
VHDL. Realization of multi-digit adder
-
VHDL.rar
VHDL硬件描述语言与数字逻辑电路设计——
VHDL语言的基本知识和设计逻辑电路的基本方法及NAX的使用
-
-
-
-
VHDL.rar
(1)用VHDL语言编写程序,在EDA实验板上实现
(2)能正常计时。显示模式分为两种,即24小时制和12小时制。其中12小时制须显示上,下午(用指示灯显示)。时,分,秒都要显示。
(3). 手动校准电路。用一个功能选择按钮选择较时,分功能,用另一个按钮调校对应的时和分的数值。
用VHDL语言编写程序,在EDA实验板上实现
(4) 整点报时。
(5). 闹钟功能。
(6).秒表功能。
-
-
-
-
VHDL.rar
VHDL的例程,详细讲解,在VHDL中使用层次设计(Cypress)
-