VHDL 源码搜索结果, 第72页, Verysource

836335-IEEE-Standard-for-VHDL-Register-Transfer-L IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
1342563-IEEE-Standard-for-VHDL-Register-Transfer- 1076.6TM IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
3813412-Matlab-Simulink-Simulink-Matlab-to-Vhdl.r Simulink/Matlab-to-VHDL Route for Full-Custom/FPGA Rapid Prototyping of DSP Algorithms
The-lessons-about-VHDL.rar 本书比较系统地介绍了VHDL的基本语言现象和实用技术全书以实用和可操作为基点简洁而又不失完整地介绍了 VHDL基于 EDA技术的理论与实践方面的知识
VHDL--testbench.rar VHDL 的testbench 编写风格及技巧，有助利用modelsim做仿真，一看就会！
vhdl-xiyiji.rar 基于quartus2的vhdl状态机——洗衣机编程应用，采用EDA自顶向下的设计方法。
vhdl.zip 4位乘法器 vhdl library IEEE use IEEE.std_logic_1164.all entity one_bit_adder is port ( A: in STD_LOGIC B: in STD_LOGIC C_in: in STD_LOGIC S: out STD_LOGIC C_out: out STD_LOGIC ) end one_bit_adder
vhdl-coding-procedures.rar vhdl coding procedures 是在quartusII 下用VHDL编写的包括了双极性码编hdb3码和用3位二进制码编hdb3码
Fundamentals.Digital.Logic.VHDL.rar Fundamentals Digital Logic VHDL
VHDL-Xilinx-ISE-a-ModelSim.zip VHDL上机手册（基于Xilinx ISE & ModelSim）