Go To English Version 超过100万源码资源,1000万源码文件免费下载
  • state.rar 状态机设计的vhdl源程序及文章pdf,欢迎交流.
  • STATE.rar 带同步复位的状态机,使用VHDL代码编写
  • State.rar 状态机资料,状态机是FPGA设计的常用方法,资源多多共享,不亦乐乎!
  • State-Machine.rar 带同步复位的状态机,适合VHDL初学者练习。
  • state.rar VHDL 状态机的设计实例 ,不错的,对于搞清楚状态机是很有用的.
  • state.rar 十种状态机例子,简单易懂,是学习fpga的好帮手
  • state.rar 请用状态模式实现如下操作定义一个MM对象有三中状态并提供邀请方法MM受到邀请后根据状态产生回答MM回答后状态有可能发生变化规则是产生一个1-10的随机数<3时候变为没兴趣状态4-7为“不讨厌”状态8-10为喜欢状态 向MM发多次邀请观察MM的输出
  • state.rar 米勒解码器的状态转换模块。用verilog语言编写,ISE为开发环境
  • state.rar verilog语言编写的miller解码的状态转换模块,这个是仿真成功了的
  • State.rar 07年国赛电动车上跷跷板程序源码.c单片机开发