verilog 源码搜索结果, 第37页, Verysource

Verilog--HDL-learing.rar 这是夏宇闻老师的verilog经典教程，给需要的人看看，会有用的。
verilog.rar 北大verilog课件，Peking University verilog Courseware
Synthesizable-Verilog-syntax.rar 可综合的Verilog语法（剑桥大学，影印）.
Verilog.rar 经典fpga的verilog初级教程，适合于入门给学者
Verilog-HDL.rar Verilog HDL 众多实例。
Verilog-HDLTOP-DOWN.rar 用Verilog HDL的建模来设计一个经简化的只有八条指令、字长为一字节的RISC中央处理单元（CPU）的顶层设计。
Verilog-to-VHDL-translator.rar 描述了一个Verilog到VHDL翻译器的设计与实现。首先将Verilog模块转换为中间格式，然后按照预定义的翻译规则，生成功能等价的VHDL设计实体。该翻译器目前只支持Verilog的一个子集。通过Verilog-to-VHDL，使得在Verilog．VHDL混合设计环境中重用Verilog设计成为可能。
verilog-.rar Verilog HDL设计方法详细教程，简单易懂，容易上手
Verilog---shejijingdianshili.rar 经典Verilog的程序设计实例，里面包含了各个实例的详细解释和分析，适合各类开发人员使用
slave-ram-verilog.rar ram代码用verilog写的，有文字说明