verilog 源码搜索结果, 第64页, Verysource

Fast-adder-design-using-verilog.rar 用Verilog设计各种快速加法器（四位先行进位加法器、选择进位加法器、流水线加法器）
verilog-example.rar verilog实例，是开发cpld、fpga时参考程序，很实用
OFDM-verilog.rar ofdm系统完整源代码，verilog语言编写，在ise平台测试通过
verilog--bukezonghedeyuju.rar 本文章总结了verilog语言中不可综合语句的具体情况，对于运用verilog HDL具有很大帮助
Verilog.rar 一些用verilog语言编写的例程,对verilog的学习有一定的帮助
histogram-equalization-verilog.rar 直方图均衡的Verilog实现从Matlab读出图像为image.txt文件，经过Modelsim读入TXT文件进行直方图均衡处理，将输出结果再读出为image_he.txt文件，然后在Matlab观察直方图均衡增强效果。
verilog-code-for-varying-pulses.zip The program is written in verilog. The code is written to output a sequence of pulses with a width of that of the clock. the sequence is in the order of 1,2,3,1,5 ms delay
5-verilog-programs.zip the file contains 5 verilog source codes 1. varying pulses 2. DRAM 3. FIFO 4. UART 5. 16 bit divider
Verilog-FSM.rar VERILOG HDL 学习有限状态机的重要PPT
LDPC-Verilog.rar LDPC的verilog程序，含有编解码的过程