verilog 源码搜索结果, 第86页, Verysource

flowadd.rar verilog编写的32位浮点加法器
cuart.zip verilog编写的全功能串口
percent.zip verilog编写的计算百分比模块
pipe.zip verilog编写的流水线模块
alu.zip verilog编写的alu模块
fen.rar verilog，4、5分频器，5分频器占空比3：2
pn_code.rar 系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序
9.16fifoasi.rar 主要完成数字电视前端信号处理和缓冲作用的verilog源代码，可以直接使用
uart_verilog.zip 包含UART口的VERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。
fpga1394.rar 这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.