开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
prev_cmp_I8253f.tan.qmsg
资源名称：8253.rar　[点击查看]
上传用户：xuqufe
上传日期：2022-08-10
资源大小：2378k
文件大小：359k
源码类别：

VHDL/FPGA/Verilog

开发平台：

VHDL

prev_cmp_I8253f.tan.qmsg：源码内容
  1. { "Info" "ITDB_FULL_CLOCK_REG_RESULT" "CS register wover2 register wreset2 69.75 MHz 14.336 ns Internal " "Info: Clock "CS" has Internal fmax of 69.75 MHz between source register "wover2" and destination register "wreset2" (period= 14.336 ns)" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "0.646 ns + Longest register register " "Info: + Longest register to register delay is 0.646 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns wover2 1 REG LCCOMB_X27_Y23_N12 2 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X27_Y23_N12; Fanout = 2; REG Node = 'wover2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { wover2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.418 ns) + CELL(0.228 ns) 0.646 ns wreset2 2 REG LCCOMB_X27_Y23_N30 2 " "Info: 2: + IC(0.418 ns) + CELL(0.228 ns) = 0.646 ns; Loc. = LCCOMB_X27_Y23_N30; Fanout = 2; REG Node = 'wreset2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.646 ns" { wover2 wreset2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "0.228 ns ( 35.29 % ) " "Info: Total cell delay = 0.228 ns ( 35.29 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "0.418 ns ( 64.71 % ) " "Info: Total interconnect delay = 0.418 ns ( 64.71 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.646 ns" { wover2 wreset2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "0.646 ns" { wover2 {} wreset2 {} } { 0.000ns 0.418ns } { 0.000ns 0.228ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "-5.664 ns - Smallest " "Info: - Smallest clock skew is -5.664 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "CS destination 3.302 ns + Shortest register " "Info: + Shortest clock path from clock "CS" to destination register is 3.302 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns CS 1 CLK PIN_A8 7 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_A8; Fanout = 7; CLK Node = 'CS'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { CS } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.914 ns) + CELL(0.228 ns) 1.999 ns Decoder0~414 2 COMB LCCOMB_X26_Y23_N20 5 " "Info: 2: + IC(0.914 ns) + CELL(0.228 ns) = 1.999 ns; Loc. = LCCOMB_X26_Y23_N20; Fanout = 5; COMB Node = 'Decoder0~414'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.142 ns" { CS Decoder0~414 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.228 ns) + CELL(0.053 ns) 2.280 ns WideOr1 3 COMB LCCOMB_X26_Y23_N18 1 " "Info: 3: + IC(0.228 ns) + CELL(0.053 ns) = 2.280 ns; Loc. = LCCOMB_X26_Y23_N18; Fanout = 1; COMB Node = 'WideOr1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.281 ns" { Decoder0~414 WideOr1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.229 ns) + CELL(0.225 ns) 2.734 ns write2 4 REG LCCOMB_X26_Y23_N8 10 " "Info: 4: + IC(0.229 ns) + CELL(0.225 ns) = 2.734 ns; Loc. = LCCOMB_X26_Y23_N8; Fanout = 10; REG Node = 'write2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.454 ns" { WideOr1 write2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.225 ns) 3.302 ns wreset2 5 REG LCCOMB_X27_Y23_N30 2 " "Info: 5: + IC(0.343 ns) + CELL(0.225 ns) = 3.302 ns; Loc. = LCCOMB_X27_Y23_N30; Fanout = 2; REG Node = 'wreset2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.568 ns" { write2 wreset2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.588 ns ( 48.09 % ) " "Info: Total cell delay = 1.588 ns ( 48.09 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.714 ns ( 51.91 % ) " "Info: Total interconnect delay = 1.714 ns ( 51.91 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.302 ns" { CS Decoder0~414 WideOr1 write2 wreset2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.302 ns" { CS {} CS~combout {} Decoder0~414 {} WideOr1 {} write2 {} wreset2 {} } { 0.000ns 0.000ns 0.914ns 0.228ns 0.229ns 0.343ns } { 0.000ns 0.857ns 0.228ns 0.053ns 0.225ns 0.225ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "CS source 8.966 ns - Longest register " "Info: - Longest clock path from clock "CS" to source register is 8.966 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns CS 1 CLK PIN_A8 7 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_A8; Fanout = 7; CLK Node = 'CS'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { CS } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.216 ns) + CELL(0.228 ns) 2.301 ns Decoder0~415 2 COMB LCCOMB_X26_Y20_N18 9 " "Info: 2: + IC(1.216 ns) + CELL(0.228 ns) = 2.301 ns; Loc. = LCCOMB_X26_Y20_N18; Fanout = 9; COMB Node = 'Decoder0~415'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.444 ns" { CS Decoder0~415 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.250 ns) + CELL(0.225 ns) 2.776 ns cmd[6] 3 REG LCCOMB_X26_Y20_N22 20 " "Info: 3: + IC(0.250 ns) + CELL(0.225 ns) = 2.776 ns; Loc. = LCCOMB_X26_Y20_N22; Fanout = 20; REG Node = 'cmd[6]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.475 ns" { Decoder0~415 cmd[6] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 96 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.594 ns) + CELL(0.346 ns) 3.716 ns WideOr7~301 4 COMB LCCOMB_X27_Y20_N22 1 " "Info: 4: + IC(0.594 ns) + CELL(0.346 ns) = 3.716 ns; Loc. = LCCOMB_X27_Y20_N22; Fanout = 1; COMB Node = 'WideOr7~301'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.940 ns" { cmd[6] WideOr7~301 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 144 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.258 ns) + CELL(0.346 ns) 4.320 ns WideOr7~302 5 COMB LCCOMB_X27_Y20_N2 4 " "Info: 5: + IC(0.258 ns) + CELL(0.346 ns) = 4.320 ns; Loc. = LCCOMB_X27_Y20_N2; Fanout = 4; COMB Node = 'WideOr7~302'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.604 ns" { WideOr7~301 WideOr7~302 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 144 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.236 ns) + CELL(0.225 ns) 4.781 ns cmd2[1]~0 6 COMB LCCOMB_X27_Y20_N20 5 " "Info: 6: + IC(0.236 ns) + CELL(0.225 ns) = 4.781 ns; Loc. = LCCOMB_X27_Y20_N20; Fanout = 5; COMB Node = 'cmd2[1]~0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.461 ns" { WideOr7~302 cmd2[1]~0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 142 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.550 ns) + CELL(0.225 ns) 5.556 ns cmd2[4] 7 REG LCCOMB_X27_Y19_N28 5 " "Info: 7: + IC(0.550 ns) + CELL(0.225 ns) = 5.556 ns; Loc. = LCCOMB_X27_Y19_N28; Fanout = 5; REG Node = 'cmd2[4]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.775 ns" { cmd2[1]~0 cmd2[4] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 142 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.689 ns) + CELL(0.228 ns) 6.473 ns set2[8]~153 8 COMB LCCOMB_X27_Y23_N8 2 " "Info: 8: + IC(0.689 ns) + CELL(0.228 ns) = 6.473 ns; Loc. = LCCOMB_X27_Y23_N8; Fanout = 2; COMB Node = 'set2[8]~153'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.917 ns" { cmd2[4] set2[8]~153 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 331 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.039 ns) + CELL(0.225 ns) 7.737 ns wover2~48 9 COMB LCCOMB_X27_Y23_N14 1 " "Info: 9: + IC(1.039 ns) + CELL(0.225 ns) = 7.737 ns; Loc. = LCCOMB_X27_Y23_N14; Fanout = 1; COMB Node = 'wover2~48'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.264 ns" { set2[8]~153 wover2~48 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.001 ns) + CELL(0.228 ns) 8.966 ns wover2 10 REG LCCOMB_X27_Y23_N12 2 " "Info: 10: + IC(1.001 ns) + CELL(0.228 ns) = 8.966 ns; Loc. = LCCOMB_X27_Y23_N12; Fanout = 2; REG Node = 'wover2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.229 ns" { wover2~48 wover2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.133 ns ( 34.94 % ) " "Info: Total cell delay = 3.133 ns ( 34.94 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "5.833 ns ( 65.06 % ) " "Info: Total interconnect delay = 5.833 ns ( 65.06 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "8.966 ns" { CS Decoder0~415 cmd[6] WideOr7~301 WideOr7~302 cmd2[1]~0 cmd2[4] set2[8]~153 wover2~48 wover2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "8.966 ns" { CS {} CS~combout {} Decoder0~415 {} cmd[6] {} WideOr7~301 {} WideOr7~302 {} cmd2[1]~0 {} cmd2[4] {} set2[8]~153 {} wover2~48 {} wover2 {} } { 0.000ns 0.000ns 1.216ns 0.250ns 0.594ns 0.258ns 0.236ns 0.550ns 0.689ns 1.039ns 1.001ns } { 0.000ns 0.857ns 0.228ns 0.225ns 0.346ns 0.346ns 0.225ns 0.225ns 0.228ns 0.225ns 0.228ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.302 ns" { CS Decoder0~414 WideOr1 write2 wreset2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.302 ns" { CS {} CS~combout {} Decoder0~414 {} WideOr1 {} write2 {} wreset2 {} } { 0.000ns 0.000ns 0.914ns 0.228ns 0.229ns 0.343ns } { 0.000ns 0.857ns 0.228ns 0.053ns 0.225ns 0.225ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "8.966 ns" { CS Decoder0~415 cmd[6] WideOr7~301 WideOr7~302 cmd2[1]~0 cmd2[4] set2[8]~153 wover2~48 wover2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "8.966 ns" { CS {} CS~combout {} Decoder0~415 {} cmd[6] {} WideOr7~301 {} WideOr7~302 {} cmd2[1]~0 {} cmd2[4] {} set2[8]~153 {} wover2~48 {} wover2 {} } { 0.000ns 0.000ns 1.216ns 0.250ns 0.594ns 0.258ns 0.236ns 0.550ns 0.689ns 1.039ns 1.001ns } { 0.000ns 0.857ns 0.228ns 0.225ns 0.346ns 0.346ns 0.225ns 0.225ns 0.228ns 0.225ns 0.228ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.000 ns + " "Info: + Micro clock to output delay of source is 0.000 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.858 ns + " "Info: + Micro setup delay of destination is 0.858 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0} { "Info" "ITDB_INVERTED_CLOCK_FOUND" "" "Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.646 ns" { wover2 wreset2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "0.646 ns" { wover2 {} wreset2 {} } { 0.000ns 0.418ns } { 0.000ns 0.228ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.302 ns" { CS Decoder0~414 WideOr1 write2 wreset2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.302 ns" { CS {} CS~combout {} Decoder0~414 {} WideOr1 {} write2 {} wreset2 {} } { 0.000ns 0.000ns 0.914ns 0.228ns 0.229ns 0.343ns } { 0.000ns 0.857ns 0.228ns 0.053ns 0.225ns 0.225ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "8.966 ns" { CS Decoder0~415 cmd[6] WideOr7~301 WideOr7~302 cmd2[1]~0 cmd2[4] set2[8]~153 wover2~48 wover2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "8.966 ns" { CS {} CS~combout {} Decoder0~415 {} cmd[6] {} WideOr7~301 {} WideOr7~302 {} cmd2[1]~0 {} cmd2[4] {} set2[8]~153 {} wover2~48 {} wover2 {} } { 0.000ns 0.000ns 1.216ns 0.250ns 0.594ns 0.258ns 0.236ns 0.550ns 0.689ns 1.039ns 1.001ns } { 0.000ns 0.857ns 0.228ns 0.225ns 0.346ns 0.346ns 0.225ns 0.225ns 0.228ns 0.225ns 0.228ns } "" } }  } 0 0 "Clock "%1!s!" has %8!s! fmax of %6!s! between source %2!s! "%3!s!" and destination %4!s! "%5!s!" (period= %7!s!)" 0 0 "" 0}
  2. { "Info" "ITDB_FULL_CLOCK_REG_RESULT" "clk0 register cnt0[13]~reg0 register cnt0[5]~reg0 343.88 MHz 2.908 ns Internal " "Info: Clock "clk0" has Internal fmax of 343.88 MHz between source register "cnt0[13]~reg0" and destination register "cnt0[5]~reg0" (period= 2.908 ns)" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "2.724 ns + Longest register register " "Info: + Longest register to register delay is 2.724 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns cnt0[13]~reg0 1 REG LCFF_X30_Y18_N27 8 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y18_N27; Fanout = 8; REG Node = 'cnt0[13]~reg0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { cnt0[13]~reg0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 259 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.370 ns) + CELL(0.366 ns) 0.736 ns Mux89~83 2 COMB LCCOMB_X29_Y18_N10 2 " "Info: 2: + IC(0.370 ns) + CELL(0.366 ns) = 0.736 ns; Loc. = LCCOMB_X29_Y18_N10; Fanout = 2; COMB Node = 'Mux89~83'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.736 ns" { cnt0[13]~reg0 Mux89~83 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 265 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.256 ns) + CELL(0.228 ns) 1.220 ns Equal36~68 3 COMB LCCOMB_X29_Y18_N18 3 " "Info: 3: + IC(0.256 ns) + CELL(0.228 ns) = 1.220 ns; Loc. = LCCOMB_X29_Y18_N18; Fanout = 3; COMB Node = 'Equal36~68'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.484 ns" { Mux89~83 Equal36~68 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 267 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.391 ns) + CELL(0.053 ns) 1.664 ns all_gate0~101DUPLICATE 4 COMB LCCOMB_X29_Y18_N22 15 " "Info: 4: + IC(0.391 ns) + CELL(0.053 ns) = 1.664 ns; Loc. = LCCOMB_X29_Y18_N22; Fanout = 15; COMB Node = 'all_gate0~101DUPLICATE'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.444 ns" { Equal36~68 all_gate0~101DUPLICATE } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 21 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.314 ns) + CELL(0.746 ns) 2.724 ns cnt0[5]~reg0 5 REG LCFF_X30_Y18_N11 10 " "Info: 5: + IC(0.314 ns) + CELL(0.746 ns) = 2.724 ns; Loc. = LCFF_X30_Y18_N11; Fanout = 10; REG Node = 'cnt0[5]~reg0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.060 ns" { all_gate0~101DUPLICATE cnt0[5]~reg0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 259 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.393 ns ( 51.14 % ) " "Info: Total cell delay = 1.393 ns ( 51.14 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.331 ns ( 48.86 % ) " "Info: Total interconnect delay = 1.331 ns ( 48.86 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.724 ns" { cnt0[13]~reg0 Mux89~83 Equal36~68 all_gate0~101DUPLICATE cnt0[5]~reg0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.724 ns" { cnt0[13]~reg0 {} Mux89~83 {} Equal36~68 {} all_gate0~101DUPLICATE {} cnt0[5]~reg0 {} } { 0.000ns 0.370ns 0.256ns 0.391ns 0.314ns } { 0.000ns 0.366ns 0.228ns 0.053ns 0.746ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "0.000 ns - Smallest " "Info: - Smallest clock skew is 0.000 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk0 destination 2.594 ns + Shortest register " "Info: + Shortest clock path from clock "clk0" to destination register is 2.594 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns clk0 1 CLK PIN_C7 16 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_C7; Fanout = 16; CLK Node = 'clk0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.119 ns) + CELL(0.618 ns) 2.594 ns cnt0[5]~reg0 2 REG LCFF_X30_Y18_N11 10 " "Info: 2: + IC(1.119 ns) + CELL(0.618 ns) = 2.594 ns; Loc. = LCFF_X30_Y18_N11; Fanout = 10; REG Node = 'cnt0[5]~reg0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.737 ns" { clk0 cnt0[5]~reg0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 259 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.475 ns ( 56.86 % ) " "Info: Total cell delay = 1.475 ns ( 56.86 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.119 ns ( 43.14 % ) " "Info: Total interconnect delay = 1.119 ns ( 43.14 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.594 ns" { clk0 cnt0[5]~reg0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.594 ns" { clk0 {} clk0~combout {} cnt0[5]~reg0 {} } { 0.000ns 0.000ns 1.119ns } { 0.000ns 0.857ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk0 source 2.594 ns - Longest register " "Info: - Longest clock path from clock "clk0" to source register is 2.594 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns clk0 1 CLK PIN_C7 16 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_C7; Fanout = 16; CLK Node = 'clk0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.119 ns) + CELL(0.618 ns) 2.594 ns cnt0[13]~reg0 2 REG LCFF_X30_Y18_N27 8 " "Info: 2: + IC(1.119 ns) + CELL(0.618 ns) = 2.594 ns; Loc. = LCFF_X30_Y18_N27; Fanout = 8; REG Node = 'cnt0[13]~reg0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.737 ns" { clk0 cnt0[13]~reg0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 259 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.475 ns ( 56.86 % ) " "Info: Total cell delay = 1.475 ns ( 56.86 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.119 ns ( 43.14 % ) " "Info: Total interconnect delay = 1.119 ns ( 43.14 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.594 ns" { clk0 cnt0[13]~reg0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.594 ns" { clk0 {} clk0~combout {} cnt0[13]~reg0 {} } { 0.000ns 0.000ns 1.119ns } { 0.000ns 0.857ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.594 ns" { clk0 cnt0[5]~reg0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.594 ns" { clk0 {} clk0~combout {} cnt0[5]~reg0 {} } { 0.000ns 0.000ns 1.119ns } { 0.000ns 0.857ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.594 ns" { clk0 cnt0[13]~reg0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.594 ns" { clk0 {} clk0~combout {} cnt0[13]~reg0 {} } { 0.000ns 0.000ns 1.119ns } { 0.000ns 0.857ns 0.618ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.094 ns + " "Info: + Micro clock to output delay of source is 0.094 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 259 0 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.090 ns + " "Info: + Micro setup delay of destination is 0.090 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 259 0 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.724 ns" { cnt0[13]~reg0 Mux89~83 Equal36~68 all_gate0~101DUPLICATE cnt0[5]~reg0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.724 ns" { cnt0[13]~reg0 {} Mux89~83 {} Equal36~68 {} all_gate0~101DUPLICATE {} cnt0[5]~reg0 {} } { 0.000ns 0.370ns 0.256ns 0.391ns 0.314ns } { 0.000ns 0.366ns 0.228ns 0.053ns 0.746ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.594 ns" { clk0 cnt0[5]~reg0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.594 ns" { clk0 {} clk0~combout {} cnt0[5]~reg0 {} } { 0.000ns 0.000ns 1.119ns } { 0.000ns 0.857ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.594 ns" { clk0 cnt0[13]~reg0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.594 ns" { clk0 {} clk0~combout {} cnt0[13]~reg0 {} } { 0.000ns 0.000ns 1.119ns } { 0.000ns 0.857ns 0.618ns } "" } }  } 0 0 "Clock "%1!s!" has %8!s! fmax of %6!s! between source %2!s! "%3!s!" and destination %4!s! "%5!s!" (period= %7!s!)" 0 0 "" 0}
  3. { "Info" "ITDB_FULL_CLOCK_REG_RESULT_RESTRICTED" "gate0 register register edge0 edge0 500.0 MHz Internal " "Info: Clock "gate0" Internal fmax is restricted to 500.0 MHz between source register "edge0" and destination register "edge0"" { { "Info" "ITDB_CLOCK_RATE" "clock 2.0 ns " "Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path." { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "0.488 ns + Longest register register " "Info: + Longest register to register delay is 0.488 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns edge0 1 REG LCFF_X29_Y18_N13 2 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X29_Y18_N13; Fanout = 2; REG Node = 'edge0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { edge0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.333 ns) 0.333 ns edge0~31 2 COMB LCCOMB_X29_Y18_N12 1 " "Info: 2: + IC(0.000 ns) + CELL(0.333 ns) = 0.333 ns; Loc. = LCCOMB_X29_Y18_N12; Fanout = 1; COMB Node = 'edge0~31'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.333 ns" { edge0 edge0~31 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.155 ns) 0.488 ns edge0 3 REG LCFF_X29_Y18_N13 2 " "Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 0.488 ns; Loc. = LCFF_X29_Y18_N13; Fanout = 2; REG Node = 'edge0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.155 ns" { edge0~31 edge0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "0.488 ns ( 100.00 % ) " "Info: Total cell delay = 0.488 ns ( 100.00 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.488 ns" { edge0 edge0~31 edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "0.488 ns" { edge0 {} edge0~31 {} edge0 {} } { 0.000ns 0.000ns 0.000ns } { 0.000ns 0.333ns 0.155ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "0.000 ns - Smallest " "Info: - Smallest clock skew is 0.000 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "gate0 destination 2.680 ns + Shortest register " "Info: + Shortest clock path from clock "gate0" to destination register is 2.680 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns gate0 1 CLK PIN_A7 8 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_A7; Fanout = 8; CLK Node = 'gate0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { gate0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 2 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.205 ns) + CELL(0.618 ns) 2.680 ns edge0 2 REG LCFF_X29_Y18_N13 2 " "Info: 2: + IC(1.205 ns) + CELL(0.618 ns) = 2.680 ns; Loc. = LCFF_X29_Y18_N13; Fanout = 2; REG Node = 'edge0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.823 ns" { gate0 edge0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.475 ns ( 55.04 % ) " "Info: Total cell delay = 1.475 ns ( 55.04 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.205 ns ( 44.96 % ) " "Info: Total interconnect delay = 1.205 ns ( 44.96 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.680 ns" { gate0 edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.680 ns" { gate0 {} gate0~combout {} edge0 {} } { 0.000ns 0.000ns 1.205ns } { 0.000ns 0.857ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "gate0 source 2.680 ns - Longest register " "Info: - Longest clock path from clock "gate0" to source register is 2.680 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns gate0 1 CLK PIN_A7 8 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_A7; Fanout = 8; CLK Node = 'gate0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { gate0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 2 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.205 ns) + CELL(0.618 ns) 2.680 ns edge0 2 REG LCFF_X29_Y18_N13 2 " "Info: 2: + IC(1.205 ns) + CELL(0.618 ns) = 2.680 ns; Loc. = LCFF_X29_Y18_N13; Fanout = 2; REG Node = 'edge0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.823 ns" { gate0 edge0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.475 ns ( 55.04 % ) " "Info: Total cell delay = 1.475 ns ( 55.04 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.205 ns ( 44.96 % ) " "Info: Total interconnect delay = 1.205 ns ( 44.96 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.680 ns" { gate0 edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.680 ns" { gate0 {} gate0~combout {} edge0 {} } { 0.000ns 0.000ns 1.205ns } { 0.000ns 0.857ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.680 ns" { gate0 edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.680 ns" { gate0 {} gate0~combout {} edge0 {} } { 0.000ns 0.000ns 1.205ns } { 0.000ns 0.857ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.680 ns" { gate0 edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.680 ns" { gate0 {} gate0~combout {} edge0 {} } { 0.000ns 0.000ns 1.205ns } { 0.000ns 0.857ns 0.618ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.094 ns + " "Info: + Micro clock to output delay of source is 0.094 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.090 ns + " "Info: + Micro setup delay of destination is 0.090 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.488 ns" { edge0 edge0~31 edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "0.488 ns" { edge0 {} edge0~31 {} edge0 {} } { 0.000ns 0.000ns 0.000ns } { 0.000ns 0.333ns 0.155ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.680 ns" { gate0 edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.680 ns" { gate0 {} gate0~combout {} edge0 {} } { 0.000ns 0.000ns 1.205ns } { 0.000ns 0.857ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.680 ns" { gate0 edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.680 ns" { gate0 {} gate0~combout {} edge0 {} } { 0.000ns 0.000ns 1.205ns } { 0.000ns 0.857ns 0.618ns } "" } }  } 0 0 "fmax restricted to %1!s! pin edge rate %2!s!. Expand message to see actual delay path." 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { edge0 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { edge0 {} } {  } {  } "" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "Clock "%1!s!" %7!s! fmax is restricted to %6!s! between source %2!s! "%4!s!" and destination %3!s! "%5!s!"" 0 0 "" 0}
  4. { "Info" "ITDB_FULL_CLOCK_REG_RESULT" "clk1 register cnt1[10] register cnt1[1] 368.19 MHz 2.716 ns Internal " "Info: Clock "clk1" has Internal fmax of 368.19 MHz between source register "cnt1[10]" and destination register "cnt1[1]" (period= 2.716 ns)" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "2.532 ns + Longest register register " "Info: + Longest register to register delay is 2.532 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns cnt1[10] 1 REG LCFF_X34_Y14_N21 6 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y14_N21; Fanout = 6; REG Node = 'cnt1[10]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { cnt1[10] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 204 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.364 ns) + CELL(0.366 ns) 0.730 ns Equal31~97 2 COMB LCCOMB_X33_Y14_N14 1 " "Info: 2: + IC(0.364 ns) + CELL(0.366 ns) = 0.730 ns; Loc. = LCCOMB_X33_Y14_N14; Fanout = 1; COMB Node = 'Equal31~97'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.730 ns" { cnt1[10] Equal31~97 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 212 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.243 ns) + CELL(0.228 ns) 1.201 ns Equal31~98 3 COMB LCCOMB_X33_Y14_N10 5 " "Info: 3: + IC(0.243 ns) + CELL(0.228 ns) = 1.201 ns; Loc. = LCCOMB_X33_Y14_N10; Fanout = 5; COMB Node = 'Equal31~98'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.471 ns" { Equal31~97 Equal31~98 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 212 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.221 ns) + CELL(0.053 ns) 1.475 ns all_gate1~187DUPLICATE 4 COMB LCCOMB_X33_Y14_N6 15 " "Info: 4: + IC(0.221 ns) + CELL(0.053 ns) = 1.475 ns; Loc. = LCCOMB_X33_Y14_N6; Fanout = 15; COMB Node = 'all_gate1~187DUPLICATE'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.274 ns" { Equal31~98 all_gate1~187DUPLICATE } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 21 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.311 ns) + CELL(0.746 ns) 2.532 ns cnt1[1] 5 REG LCFF_X34_Y14_N3 6 " "Info: 5: + IC(0.311 ns) + CELL(0.746 ns) = 2.532 ns; Loc. = LCFF_X34_Y14_N3; Fanout = 6; REG Node = 'cnt1[1]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.057 ns" { all_gate1~187DUPLICATE cnt1[1] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 204 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.393 ns ( 55.02 % ) " "Info: Total cell delay = 1.393 ns ( 55.02 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.139 ns ( 44.98 % ) " "Info: Total interconnect delay = 1.139 ns ( 44.98 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.532 ns" { cnt1[10] Equal31~97 Equal31~98 all_gate1~187DUPLICATE cnt1[1] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.532 ns" { cnt1[10] {} Equal31~97 {} Equal31~98 {} all_gate1~187DUPLICATE {} cnt1[1] {} } { 0.000ns 0.364ns 0.243ns 0.221ns 0.311ns } { 0.000ns 0.366ns 0.228ns 0.053ns 0.746ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "0.000 ns - Smallest " "Info: - Smallest clock skew is 0.000 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk1 destination 2.491 ns + Shortest register " "Info: + Shortest clock path from clock "clk1" to destination register is 2.491 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.854 ns) 0.854 ns clk1 1 CLK PIN_N20 1 " "Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.197 ns clk1~clkctrl 2 COMB CLKCTRL_G3 16 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'clk1~clkctrl'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk1 clk1~clkctrl } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.676 ns) + CELL(0.618 ns) 2.491 ns cnt1[1] 3 REG LCFF_X34_Y14_N3 6 " "Info: 3: + IC(0.676 ns) + CELL(0.618 ns) = 2.491 ns; Loc. = LCFF_X34_Y14_N3; Fanout = 6; REG Node = 'cnt1[1]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.294 ns" { clk1~clkctrl cnt1[1] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 204 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.472 ns ( 59.09 % ) " "Info: Total cell delay = 1.472 ns ( 59.09 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.019 ns ( 40.91 % ) " "Info: Total interconnect delay = 1.019 ns ( 40.91 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.491 ns" { clk1 clk1~clkctrl cnt1[1] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.491 ns" { clk1 {} clk1~combout {} clk1~clkctrl {} cnt1[1] {} } { 0.000ns 0.000ns 0.343ns 0.676ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk1 source 2.491 ns - Longest register " "Info: - Longest clock path from clock "clk1" to source register is 2.491 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.854 ns) 0.854 ns clk1 1 CLK PIN_N20 1 " "Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.197 ns clk1~clkctrl 2 COMB CLKCTRL_G3 16 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 16; COMB Node = 'clk1~clkctrl'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk1 clk1~clkctrl } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.676 ns) + CELL(0.618 ns) 2.491 ns cnt1[10] 3 REG LCFF_X34_Y14_N21 6 " "Info: 3: + IC(0.676 ns) + CELL(0.618 ns) = 2.491 ns; Loc. = LCFF_X34_Y14_N21; Fanout = 6; REG Node = 'cnt1[10]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.294 ns" { clk1~clkctrl cnt1[10] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 204 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.472 ns ( 59.09 % ) " "Info: Total cell delay = 1.472 ns ( 59.09 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.019 ns ( 40.91 % ) " "Info: Total interconnect delay = 1.019 ns ( 40.91 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.491 ns" { clk1 clk1~clkctrl cnt1[10] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.491 ns" { clk1 {} clk1~combout {} clk1~clkctrl {} cnt1[10] {} } { 0.000ns 0.000ns 0.343ns 0.676ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.491 ns" { clk1 clk1~clkctrl cnt1[1] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.491 ns" { clk1 {} clk1~combout {} clk1~clkctrl {} cnt1[1] {} } { 0.000ns 0.000ns 0.343ns 0.676ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.491 ns" { clk1 clk1~clkctrl cnt1[10] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.491 ns" { clk1 {} clk1~combout {} clk1~clkctrl {} cnt1[10] {} } { 0.000ns 0.000ns 0.343ns 0.676ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.094 ns + " "Info: + Micro clock to output delay of source is 0.094 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 204 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.090 ns + " "Info: + Micro setup delay of destination is 0.090 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 204 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.532 ns" { cnt1[10] Equal31~97 Equal31~98 all_gate1~187DUPLICATE cnt1[1] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.532 ns" { cnt1[10] {} Equal31~97 {} Equal31~98 {} all_gate1~187DUPLICATE {} cnt1[1] {} } { 0.000ns 0.364ns 0.243ns 0.221ns 0.311ns } { 0.000ns 0.366ns 0.228ns 0.053ns 0.746ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.491 ns" { clk1 clk1~clkctrl cnt1[1] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.491 ns" { clk1 {} clk1~combout {} clk1~clkctrl {} cnt1[1] {} } { 0.000ns 0.000ns 0.343ns 0.676ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.491 ns" { clk1 clk1~clkctrl cnt1[10] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.491 ns" { clk1 {} clk1~combout {} clk1~clkctrl {} cnt1[10] {} } { 0.000ns 0.000ns 0.343ns 0.676ns } { 0.000ns 0.854ns 0.000ns 0.618ns } "" } }  } 0 0 "Clock "%1!s!" has %8!s! fmax of %6!s! between source %2!s! "%3!s!" and destination %4!s! "%5!s!" (period= %7!s!)" 0 0 "" 0}
  5. { "Info" "ITDB_FULL_CLOCK_REG_RESULT_RESTRICTED" "gate1 register register edge1 edge1 500.0 MHz Internal " "Info: Clock "gate1" Internal fmax is restricted to 500.0 MHz between source register "edge1" and destination register "edge1"" { { "Info" "ITDB_CLOCK_RATE" "clock 2.0 ns " "Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path." { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "0.488 ns + Longest register register " "Info: + Longest register to register delay is 0.488 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns edge1 1 REG LCFF_X33_Y14_N13 3 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X33_Y14_N13; Fanout = 3; REG Node = 'edge1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { edge1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.333 ns) 0.333 ns edge1~31 2 COMB LCCOMB_X33_Y14_N12 1 " "Info: 2: + IC(0.000 ns) + CELL(0.333 ns) = 0.333 ns; Loc. = LCCOMB_X33_Y14_N12; Fanout = 1; COMB Node = 'edge1~31'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.333 ns" { edge1 edge1~31 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.155 ns) 0.488 ns edge1 3 REG LCFF_X33_Y14_N13 3 " "Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 0.488 ns; Loc. = LCFF_X33_Y14_N13; Fanout = 3; REG Node = 'edge1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.155 ns" { edge1~31 edge1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "0.488 ns ( 100.00 % ) " "Info: Total cell delay = 0.488 ns ( 100.00 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.488 ns" { edge1 edge1~31 edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "0.488 ns" { edge1 {} edge1~31 {} edge1 {} } { 0.000ns 0.000ns 0.000ns } { 0.000ns 0.333ns 0.155ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "0.000 ns - Smallest " "Info: - Smallest clock skew is 0.000 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "gate1 destination 3.127 ns + Shortest register " "Info: + Shortest clock path from clock "gate1" to destination register is 3.127 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.762 ns) 0.762 ns gate1 1 CLK PIN_C10 5 " "Info: 1: + IC(0.000 ns) + CELL(0.762 ns) = 0.762 ns; Loc. = PIN_C10; Fanout = 5; CLK Node = 'gate1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { gate1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 2 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.747 ns) + CELL(0.618 ns) 3.127 ns edge1 2 REG LCFF_X33_Y14_N13 3 " "Info: 2: + IC(1.747 ns) + CELL(0.618 ns) = 3.127 ns; Loc. = LCFF_X33_Y14_N13; Fanout = 3; REG Node = 'edge1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.365 ns" { gate1 edge1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.380 ns ( 44.13 % ) " "Info: Total cell delay = 1.380 ns ( 44.13 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.747 ns ( 55.87 % ) " "Info: Total interconnect delay = 1.747 ns ( 55.87 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.127 ns" { gate1 edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.127 ns" { gate1 {} gate1~combout {} edge1 {} } { 0.000ns 0.000ns 1.747ns } { 0.000ns 0.762ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "gate1 source 3.127 ns - Longest register " "Info: - Longest clock path from clock "gate1" to source register is 3.127 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.762 ns) 0.762 ns gate1 1 CLK PIN_C10 5 " "Info: 1: + IC(0.000 ns) + CELL(0.762 ns) = 0.762 ns; Loc. = PIN_C10; Fanout = 5; CLK Node = 'gate1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { gate1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 2 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.747 ns) + CELL(0.618 ns) 3.127 ns edge1 2 REG LCFF_X33_Y14_N13 3 " "Info: 2: + IC(1.747 ns) + CELL(0.618 ns) = 3.127 ns; Loc. = LCFF_X33_Y14_N13; Fanout = 3; REG Node = 'edge1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.365 ns" { gate1 edge1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.380 ns ( 44.13 % ) " "Info: Total cell delay = 1.380 ns ( 44.13 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.747 ns ( 55.87 % ) " "Info: Total interconnect delay = 1.747 ns ( 55.87 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.127 ns" { gate1 edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.127 ns" { gate1 {} gate1~combout {} edge1 {} } { 0.000ns 0.000ns 1.747ns } { 0.000ns 0.762ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.127 ns" { gate1 edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.127 ns" { gate1 {} gate1~combout {} edge1 {} } { 0.000ns 0.000ns 1.747ns } { 0.000ns 0.762ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.127 ns" { gate1 edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.127 ns" { gate1 {} gate1~combout {} edge1 {} } { 0.000ns 0.000ns 1.747ns } { 0.000ns 0.762ns 0.618ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.094 ns + " "Info: + Micro clock to output delay of source is 0.094 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.090 ns + " "Info: + Micro setup delay of destination is 0.090 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.488 ns" { edge1 edge1~31 edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "0.488 ns" { edge1 {} edge1~31 {} edge1 {} } { 0.000ns 0.000ns 0.000ns } { 0.000ns 0.333ns 0.155ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.127 ns" { gate1 edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.127 ns" { gate1 {} gate1~combout {} edge1 {} } { 0.000ns 0.000ns 1.747ns } { 0.000ns 0.762ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.127 ns" { gate1 edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "3.127 ns" { gate1 {} gate1~combout {} edge1 {} } { 0.000ns 0.000ns 1.747ns } { 0.000ns 0.762ns 0.618ns } "" } }  } 0 0 "fmax restricted to %1!s! pin edge rate %2!s!. Expand message to see actual delay path." 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { edge1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { edge1 {} } {  } {  } "" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "Clock "%1!s!" %7!s! fmax is restricted to %6!s! between source %2!s! "%4!s!" and destination %3!s! "%5!s!"" 0 0 "" 0}
  6. { "Info" "ITDB_FULL_CLOCK_REG_RESULT" "clk2 register cnt2[13] register cnt2[7] 318.67 MHz 3.138 ns Internal " "Info: Clock "clk2" has Internal fmax of 318.67 MHz between source register "cnt2[13]" and destination register "cnt2[7]" (period= 3.138 ns)" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "2.954 ns + Longest register register " "Info: + Longest register to register delay is 2.954 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns cnt2[13] 1 REG LCFF_X34_Y26_N27 6 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y26_N27; Fanout = 6; REG Node = 'cnt2[13]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { cnt2[13] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 314 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.565 ns) + CELL(0.357 ns) 0.922 ns Equal41~97 2 COMB LCCOMB_X33_Y26_N4 1 " "Info: 2: + IC(0.565 ns) + CELL(0.357 ns) = 0.922 ns; Loc. = LCCOMB_X33_Y26_N4; Fanout = 1; COMB Node = 'Equal41~97'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.922 ns" { cnt2[13] Equal41~97 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 322 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.204 ns) + CELL(0.053 ns) 1.179 ns Equal41~98 3 COMB LCCOMB_X33_Y26_N8 2 " "Info: 3: + IC(0.204 ns) + CELL(0.053 ns) = 1.179 ns; Loc. = LCCOMB_X33_Y26_N8; Fanout = 2; COMB Node = 'Equal41~98'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.257 ns" { Equal41~97 Equal41~98 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 322 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.214 ns) + CELL(0.225 ns) 1.618 ns Equal41~99 4 COMB LCCOMB_X33_Y26_N10 4 " "Info: 4: + IC(0.214 ns) + CELL(0.225 ns) = 1.618 ns; Loc. = LCCOMB_X33_Y26_N10; Fanout = 4; COMB Node = 'Equal41~99'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.439 ns" { Equal41~98 Equal41~99 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 322 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.214 ns) + CELL(0.053 ns) 1.885 ns all_gate2~340 5 COMB LCCOMB_X33_Y26_N0 16 " "Info: 5: + IC(0.214 ns) + CELL(0.053 ns) = 1.885 ns; Loc. = LCCOMB_X33_Y26_N0; Fanout = 16; COMB Node = 'all_gate2~340'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.267 ns" { Equal41~99 all_gate2~340 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 21 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.323 ns) + CELL(0.746 ns) 2.954 ns cnt2[7] 6 REG LCFF_X34_Y26_N15 6 " "Info: 6: + IC(0.323 ns) + CELL(0.746 ns) = 2.954 ns; Loc. = LCFF_X34_Y26_N15; Fanout = 6; REG Node = 'cnt2[7]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.069 ns" { all_gate2~340 cnt2[7] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 314 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.434 ns ( 48.54 % ) " "Info: Total cell delay = 1.434 ns ( 48.54 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.520 ns ( 51.46 % ) " "Info: Total interconnect delay = 1.520 ns ( 51.46 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.954 ns" { cnt2[13] Equal41~97 Equal41~98 Equal41~99 all_gate2~340 cnt2[7] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.954 ns" { cnt2[13] {} Equal41~97 {} Equal41~98 {} Equal41~99 {} all_gate2~340 {} cnt2[7] {} } { 0.000ns 0.565ns 0.204ns 0.214ns 0.214ns 0.323ns } { 0.000ns 0.357ns 0.053ns 0.225ns 0.053ns 0.746ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "0.000 ns - Smallest " "Info: - Smallest clock skew is 0.000 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk2 destination 2.511 ns + Shortest register " "Info: + Shortest clock path from clock "clk2" to destination register is 2.511 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.864 ns) 0.864 ns clk2 1 CLK PIN_M21 1 " "Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_M21; Fanout = 1; CLK Node = 'clk2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.207 ns clk2~clkctrl 2 COMB CLKCTRL_G1 16 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G1; Fanout = 16; COMB Node = 'clk2~clkctrl'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk2 clk2~clkctrl } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.686 ns) + CELL(0.618 ns) 2.511 ns cnt2[7] 3 REG LCFF_X34_Y26_N15 6 " "Info: 3: + IC(0.686 ns) + CELL(0.618 ns) = 2.511 ns; Loc. = LCFF_X34_Y26_N15; Fanout = 6; REG Node = 'cnt2[7]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.304 ns" { clk2~clkctrl cnt2[7] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 314 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.482 ns ( 59.02 % ) " "Info: Total cell delay = 1.482 ns ( 59.02 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.029 ns ( 40.98 % ) " "Info: Total interconnect delay = 1.029 ns ( 40.98 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.511 ns" { clk2 clk2~clkctrl cnt2[7] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.511 ns" { clk2 {} clk2~combout {} clk2~clkctrl {} cnt2[7] {} } { 0.000ns 0.000ns 0.343ns 0.686ns } { 0.000ns 0.864ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "clk2 source 2.511 ns - Longest register " "Info: - Longest clock path from clock "clk2" to source register is 2.511 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.864 ns) 0.864 ns clk2 1 CLK PIN_M21 1 " "Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_M21; Fanout = 1; CLK Node = 'clk2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { clk2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.343 ns) + CELL(0.000 ns) 1.207 ns clk2~clkctrl 2 COMB CLKCTRL_G1 16 " "Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G1; Fanout = 16; COMB Node = 'clk2~clkctrl'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.343 ns" { clk2 clk2~clkctrl } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.686 ns) + CELL(0.618 ns) 2.511 ns cnt2[13] 3 REG LCFF_X34_Y26_N27 6 " "Info: 3: + IC(0.686 ns) + CELL(0.618 ns) = 2.511 ns; Loc. = LCFF_X34_Y26_N27; Fanout = 6; REG Node = 'cnt2[13]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.304 ns" { clk2~clkctrl cnt2[13] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 314 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.482 ns ( 59.02 % ) " "Info: Total cell delay = 1.482 ns ( 59.02 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.029 ns ( 40.98 % ) " "Info: Total interconnect delay = 1.029 ns ( 40.98 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.511 ns" { clk2 clk2~clkctrl cnt2[13] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.511 ns" { clk2 {} clk2~combout {} clk2~clkctrl {} cnt2[13] {} } { 0.000ns 0.000ns 0.343ns 0.686ns } { 0.000ns 0.864ns 0.000ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.511 ns" { clk2 clk2~clkctrl cnt2[7] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.511 ns" { clk2 {} clk2~combout {} clk2~clkctrl {} cnt2[7] {} } { 0.000ns 0.000ns 0.343ns 0.686ns } { 0.000ns 0.864ns 0.000ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.511 ns" { clk2 clk2~clkctrl cnt2[13] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.511 ns" { clk2 {} clk2~combout {} clk2~clkctrl {} cnt2[13] {} } { 0.000ns 0.000ns 0.343ns 0.686ns } { 0.000ns 0.864ns 0.000ns 0.618ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.094 ns + " "Info: + Micro clock to output delay of source is 0.094 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 314 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.090 ns + " "Info: + Micro setup delay of destination is 0.090 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 314 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.954 ns" { cnt2[13] Equal41~97 Equal41~98 Equal41~99 all_gate2~340 cnt2[7] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.954 ns" { cnt2[13] {} Equal41~97 {} Equal41~98 {} Equal41~99 {} all_gate2~340 {} cnt2[7] {} } { 0.000ns 0.565ns 0.204ns 0.214ns 0.214ns 0.323ns } { 0.000ns 0.357ns 0.053ns 0.225ns 0.053ns 0.746ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.511 ns" { clk2 clk2~clkctrl cnt2[7] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.511 ns" { clk2 {} clk2~combout {} clk2~clkctrl {} cnt2[7] {} } { 0.000ns 0.000ns 0.343ns 0.686ns } { 0.000ns 0.864ns 0.000ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.511 ns" { clk2 clk2~clkctrl cnt2[13] } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.511 ns" { clk2 {} clk2~combout {} clk2~clkctrl {} cnt2[13] {} } { 0.000ns 0.000ns 0.343ns 0.686ns } { 0.000ns 0.864ns 0.000ns 0.618ns } "" } }  } 0 0 "Clock "%1!s!" has %8!s! fmax of %6!s! between source %2!s! "%3!s!" and destination %4!s! "%5!s!" (period= %7!s!)" 0 0 "" 0}
  7. { "Info" "ITDB_FULL_CLOCK_REG_RESULT_RESTRICTED" "gate2 register register edge2 edge2 500.0 MHz Internal " "Info: Clock "gate2" Internal fmax is restricted to 500.0 MHz between source register "edge2" and destination register "edge2"" { { "Info" "ITDB_CLOCK_RATE" "clock 2.0 ns " "Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path." { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "0.488 ns + Longest register register " "Info: + Longest register to register delay is 0.488 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns edge2 1 REG LCFF_X33_Y26_N21 2 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X33_Y26_N21; Fanout = 2; REG Node = 'edge2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { edge2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.333 ns) 0.333 ns edge2~31 2 COMB LCCOMB_X33_Y26_N20 1 " "Info: 2: + IC(0.000 ns) + CELL(0.333 ns) = 0.333 ns; Loc. = LCCOMB_X33_Y26_N20; Fanout = 1; COMB Node = 'edge2~31'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.333 ns" { edge2 edge2~31 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.155 ns) 0.488 ns edge2 3 REG LCFF_X33_Y26_N21 2 " "Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 0.488 ns; Loc. = LCFF_X33_Y26_N21; Fanout = 2; REG Node = 'edge2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.155 ns" { edge2~31 edge2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "0.488 ns ( 100.00 % ) " "Info: Total cell delay = 0.488 ns ( 100.00 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.488 ns" { edge2 edge2~31 edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "0.488 ns" { edge2 {} edge2~31 {} edge2 {} } { 0.000ns 0.000ns 0.000ns } { 0.000ns 0.333ns 0.155ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "0.000 ns - Smallest " "Info: - Smallest clock skew is 0.000 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "gate2 destination 2.308 ns + Shortest register " "Info: + Shortest clock path from clock "gate2" to destination register is 2.308 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.827 ns) 0.827 ns gate2 1 CLK PIN_E9 6 " "Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_E9; Fanout = 6; CLK Node = 'gate2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { gate2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 2 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.863 ns) + CELL(0.618 ns) 2.308 ns edge2 2 REG LCFF_X33_Y26_N21 2 " "Info: 2: + IC(0.863 ns) + CELL(0.618 ns) = 2.308 ns; Loc. = LCFF_X33_Y26_N21; Fanout = 2; REG Node = 'edge2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.481 ns" { gate2 edge2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.445 ns ( 62.61 % ) " "Info: Total cell delay = 1.445 ns ( 62.61 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "0.863 ns ( 37.39 % ) " "Info: Total interconnect delay = 0.863 ns ( 37.39 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.308 ns" { gate2 edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.308 ns" { gate2 {} gate2~combout {} edge2 {} } { 0.000ns 0.000ns 0.863ns } { 0.000ns 0.827ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "gate2 source 2.308 ns - Longest register " "Info: - Longest clock path from clock "gate2" to source register is 2.308 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.827 ns) 0.827 ns gate2 1 CLK PIN_E9 6 " "Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_E9; Fanout = 6; CLK Node = 'gate2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { gate2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 2 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.863 ns) + CELL(0.618 ns) 2.308 ns edge2 2 REG LCFF_X33_Y26_N21 2 " "Info: 2: + IC(0.863 ns) + CELL(0.618 ns) = 2.308 ns; Loc. = LCFF_X33_Y26_N21; Fanout = 2; REG Node = 'edge2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.481 ns" { gate2 edge2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.445 ns ( 62.61 % ) " "Info: Total cell delay = 1.445 ns ( 62.61 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "0.863 ns ( 37.39 % ) " "Info: Total interconnect delay = 0.863 ns ( 37.39 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.308 ns" { gate2 edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.308 ns" { gate2 {} gate2~combout {} edge2 {} } { 0.000ns 0.000ns 0.863ns } { 0.000ns 0.827ns 0.618ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.308 ns" { gate2 edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.308 ns" { gate2 {} gate2~combout {} edge2 {} } { 0.000ns 0.000ns 0.863ns } { 0.000ns 0.827ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.308 ns" { gate2 edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.308 ns" { gate2 {} gate2~combout {} edge2 {} } { 0.000ns 0.000ns 0.863ns } { 0.000ns 0.827ns 0.618ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.094 ns + " "Info: + Micro clock to output delay of source is 0.094 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.090 ns + " "Info: + Micro setup delay of destination is 0.090 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.488 ns" { edge2 edge2~31 edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "0.488 ns" { edge2 {} edge2~31 {} edge2 {} } { 0.000ns 0.000ns 0.000ns } { 0.000ns 0.333ns 0.155ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.308 ns" { gate2 edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.308 ns" { gate2 {} gate2~combout {} edge2 {} } { 0.000ns 0.000ns 0.863ns } { 0.000ns 0.827ns 0.618ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.308 ns" { gate2 edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.308 ns" { gate2 {} gate2~combout {} edge2 {} } { 0.000ns 0.000ns 0.863ns } { 0.000ns 0.827ns 0.618ns } "" } }  } 0 0 "fmax restricted to %1!s! pin edge rate %2!s!. Expand message to see actual delay path." 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { edge2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { edge2 {} } {  } {  } "" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 24 -1 0 } }  } 0 0 "Clock "%1!s!" %7!s! fmax is restricted to %6!s! between source %2!s! "%4!s!" and destination %3!s! "%5!s!"" 0 0 "" 0}
  8. { "Warning" "WTAN_CLOCK_WILL_NOT_OPERATE" "WR 189 " "Warning: Circuit may not operate. Detected 189 non-operational path(s) clocked by clock "WR" with clock skew larger than data delay. See Compilation Report for details." {  } {  } 0 0 "Circuit may not operate. Detected %2!d! non-operational path(s) clocked by clock "%1!s!" with clock skew larger than data delay. See Compilation Report for details." 0 0 "" 0}
  9. { "Info" "ITDB_FULL_NEGATIVE_HOLD_RESULT" "write2 wover2 WR 5.096 ns " "Info: Found hold time violation between source  pin or register "write2" and destination pin or register "wover2" for clock "WR" (Hold time is 5.096 ns)" { { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "6.454 ns + Largest " "Info: + Largest clock skew is 6.454 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "WR destination 8.961 ns + Longest register " "Info: + Longest clock path from clock "WR" to destination register is 8.961 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns WR 1 CLK PIN_B8 7 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_B8; Fanout = 7; CLK Node = 'WR'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { WR } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.093 ns) + CELL(0.346 ns) 2.296 ns Decoder0~415 2 COMB LCCOMB_X26_Y20_N18 9 " "Info: 2: + IC(1.093 ns) + CELL(0.346 ns) = 2.296 ns; Loc. = LCCOMB_X26_Y20_N18; Fanout = 9; COMB Node = 'Decoder0~415'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.439 ns" { WR Decoder0~415 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.250 ns) + CELL(0.225 ns) 2.771 ns cmd[6] 3 REG LCCOMB_X26_Y20_N22 20 " "Info: 3: + IC(0.250 ns) + CELL(0.225 ns) = 2.771 ns; Loc. = LCCOMB_X26_Y20_N22; Fanout = 20; REG Node = 'cmd[6]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.475 ns" { Decoder0~415 cmd[6] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 96 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.594 ns) + CELL(0.346 ns) 3.711 ns WideOr7~301 4 COMB LCCOMB_X27_Y20_N22 1 " "Info: 4: + IC(0.594 ns) + CELL(0.346 ns) = 3.711 ns; Loc. = LCCOMB_X27_Y20_N22; Fanout = 1; COMB Node = 'WideOr7~301'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.940 ns" { cmd[6] WideOr7~301 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 144 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.258 ns) + CELL(0.346 ns) 4.315 ns WideOr7~302 5 COMB LCCOMB_X27_Y20_N2 4 " "Info: 5: + IC(0.258 ns) + CELL(0.346 ns) = 4.315 ns; Loc. = LCCOMB_X27_Y20_N2; Fanout = 4; COMB Node = 'WideOr7~302'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.604 ns" { WideOr7~301 WideOr7~302 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 144 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.236 ns) + CELL(0.225 ns) 4.776 ns cmd2[1]~0 6 COMB LCCOMB_X27_Y20_N20 5 " "Info: 6: + IC(0.236 ns) + CELL(0.225 ns) = 4.776 ns; Loc. = LCCOMB_X27_Y20_N20; Fanout = 5; COMB Node = 'cmd2[1]~0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.461 ns" { WideOr7~302 cmd2[1]~0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 142 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.550 ns) + CELL(0.225 ns) 5.551 ns cmd2[4] 7 REG LCCOMB_X27_Y19_N28 5 " "Info: 7: + IC(0.550 ns) + CELL(0.225 ns) = 5.551 ns; Loc. = LCCOMB_X27_Y19_N28; Fanout = 5; REG Node = 'cmd2[4]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.775 ns" { cmd2[1]~0 cmd2[4] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 142 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.689 ns) + CELL(0.228 ns) 6.468 ns set2[8]~153 8 COMB LCCOMB_X27_Y23_N8 2 " "Info: 8: + IC(0.689 ns) + CELL(0.228 ns) = 6.468 ns; Loc. = LCCOMB_X27_Y23_N8; Fanout = 2; COMB Node = 'set2[8]~153'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.917 ns" { cmd2[4] set2[8]~153 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 331 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.039 ns) + CELL(0.225 ns) 7.732 ns wover2~48 9 COMB LCCOMB_X27_Y23_N14 1 " "Info: 9: + IC(1.039 ns) + CELL(0.225 ns) = 7.732 ns; Loc. = LCCOMB_X27_Y23_N14; Fanout = 1; COMB Node = 'wover2~48'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.264 ns" { set2[8]~153 wover2~48 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.001 ns) + CELL(0.228 ns) 8.961 ns wover2 10 REG LCCOMB_X27_Y23_N12 2 " "Info: 10: + IC(1.001 ns) + CELL(0.228 ns) = 8.961 ns; Loc. = LCCOMB_X27_Y23_N12; Fanout = 2; REG Node = 'wover2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.229 ns" { wover2~48 wover2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.251 ns ( 36.28 % ) " "Info: Total cell delay = 3.251 ns ( 36.28 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "5.710 ns ( 63.72 % ) " "Info: Total interconnect delay = 5.710 ns ( 63.72 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "8.961 ns" { WR Decoder0~415 cmd[6] WideOr7~301 WideOr7~302 cmd2[1]~0 cmd2[4] set2[8]~153 wover2~48 wover2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "8.961 ns" { WR {} WR~combout {} Decoder0~415 {} cmd[6] {} WideOr7~301 {} WideOr7~302 {} cmd2[1]~0 {} cmd2[4] {} set2[8]~153 {} wover2~48 {} wover2 {} } { 0.000ns 0.000ns 1.093ns 0.250ns 0.594ns 0.258ns 0.236ns 0.550ns 0.689ns 1.039ns 1.001ns } { 0.000ns 0.857ns 0.346ns 0.225ns 0.346ns 0.346ns 0.225ns 0.225ns 0.228ns 0.225ns 0.228ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "WR source 2.507 ns - Shortest register " "Info: - Shortest clock path from clock "WR" to source register is 2.507 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.857 ns) 0.857 ns WR 1 CLK PIN_B8 7 " "Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_B8; Fanout = 7; CLK Node = 'WR'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { WR } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.862 ns) + CELL(0.053 ns) 1.772 ns Decoder0~414 2 COMB LCCOMB_X26_Y23_N20 5 " "Info: 2: + IC(0.862 ns) + CELL(0.053 ns) = 1.772 ns; Loc. = LCCOMB_X26_Y23_N20; Fanout = 5; COMB Node = 'Decoder0~414'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.915 ns" { WR Decoder0~414 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.228 ns) + CELL(0.053 ns) 2.053 ns WideOr1 3 COMB LCCOMB_X26_Y23_N18 1 " "Info: 3: + IC(0.228 ns) + CELL(0.053 ns) = 2.053 ns; Loc. = LCCOMB_X26_Y23_N18; Fanout = 1; COMB Node = 'WideOr1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.281 ns" { Decoder0~414 WideOr1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.229 ns) + CELL(0.225 ns) 2.507 ns write2 4 REG LCCOMB_X26_Y23_N8 10 " "Info: 4: + IC(0.229 ns) + CELL(0.225 ns) = 2.507 ns; Loc. = LCCOMB_X26_Y23_N8; Fanout = 10; REG Node = 'write2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.454 ns" { WideOr1 write2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.188 ns ( 47.39 % ) " "Info: Total cell delay = 1.188 ns ( 47.39 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.319 ns ( 52.61 % ) " "Info: Total interconnect delay = 1.319 ns ( 52.61 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.507 ns" { WR Decoder0~414 WideOr1 write2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.507 ns" { WR {} WR~combout {} Decoder0~414 {} WideOr1 {} write2 {} } { 0.000ns 0.000ns 0.862ns 0.228ns 0.229ns } { 0.000ns 0.857ns 0.053ns 0.053ns 0.225ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "8.961 ns" { WR Decoder0~415 cmd[6] WideOr7~301 WideOr7~302 cmd2[1]~0 cmd2[4] set2[8]~153 wover2~48 wover2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "8.961 ns" { WR {} WR~combout {} Decoder0~415 {} cmd[6] {} WideOr7~301 {} WideOr7~302 {} cmd2[1]~0 {} cmd2[4] {} set2[8]~153 {} wover2~48 {} wover2 {} } { 0.000ns 0.000ns 1.093ns 0.250ns 0.594ns 0.258ns 0.236ns 0.550ns 0.689ns 1.039ns 1.001ns } { 0.000ns 0.857ns 0.346ns 0.225ns 0.346ns 0.346ns 0.225ns 0.225ns 0.228ns 0.225ns 0.228ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.507 ns" { WR Decoder0~414 WideOr1 write2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.507 ns" { WR {} WR~combout {} Decoder0~414 {} WideOr1 {} write2 {} } { 0.000ns 0.000ns 0.862ns 0.228ns 0.229ns } { 0.000ns 0.857ns 0.053ns 0.053ns 0.225ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.000 ns - " "Info: - Micro clock to output delay of source is 0.000 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "1.358 ns - Shortest register register " "Info: - Shortest register to register delay is 1.358 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns write2 1 REG LCCOMB_X26_Y23_N8 10 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X26_Y23_N8; Fanout = 10; REG Node = 'write2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { write2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.397 ns) + CELL(0.366 ns) 0.763 ns wover2~47 2 COMB LCCOMB_X27_Y23_N10 1 " "Info: 2: + IC(0.397 ns) + CELL(0.366 ns) = 0.763 ns; Loc. = LCCOMB_X27_Y23_N10; Fanout = 1; COMB Node = 'wover2~47'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.763 ns" { write2 wover2~47 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.249 ns) + CELL(0.346 ns) 1.358 ns wover2 3 REG LCCOMB_X27_Y23_N12 2 " "Info: 3: + IC(0.249 ns) + CELL(0.346 ns) = 1.358 ns; Loc. = LCCOMB_X27_Y23_N12; Fanout = 2; REG Node = 'wover2'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.595 ns" { wover2~47 wover2 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "0.712 ns ( 52.43 % ) " "Info: Total cell delay = 0.712 ns ( 52.43 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "0.646 ns ( 47.57 % ) " "Info: Total interconnect delay = 0.646 ns ( 47.57 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.358 ns" { write2 wover2~47 wover2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "1.358 ns" { write2 {} wover2~47 {} wover2 {} } { 0.000ns 0.397ns 0.249ns } { 0.000ns 0.366ns 0.346ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TH_DELAY" "0.000 ns + " "Info: + Micro hold delay of destination is 0.000 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%2!c! Micro hold delay of destination is %1!s!" 0 0 "" 0} { "Info" "ITDB_INVERTED_CLOCK_FOUND" "" "Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "8.961 ns" { WR Decoder0~415 cmd[6] WideOr7~301 WideOr7~302 cmd2[1]~0 cmd2[4] set2[8]~153 wover2~48 wover2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "8.961 ns" { WR {} WR~combout {} Decoder0~415 {} cmd[6] {} WideOr7~301 {} WideOr7~302 {} cmd2[1]~0 {} cmd2[4] {} set2[8]~153 {} wover2~48 {} wover2 {} } { 0.000ns 0.000ns 1.093ns 0.250ns 0.594ns 0.258ns 0.236ns 0.550ns 0.689ns 1.039ns 1.001ns } { 0.000ns 0.857ns 0.346ns 0.225ns 0.346ns 0.346ns 0.225ns 0.225ns 0.228ns 0.225ns 0.228ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.507 ns" { WR Decoder0~414 WideOr1 write2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.507 ns" { WR {} WR~combout {} Decoder0~414 {} WideOr1 {} write2 {} } { 0.000ns 0.000ns 0.862ns 0.228ns 0.229ns } { 0.000ns 0.857ns 0.053ns 0.053ns 0.225ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.358 ns" { write2 wover2~47 wover2 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "1.358 ns" { write2 {} wover2~47 {} wover2 {} } { 0.000ns 0.397ns 0.249ns } { 0.000ns 0.366ns 0.346ns } "" } }  } 0 0 "Found hold time violation between source  pin or register "%1!s!" and destination pin or register "%2!s!" for clock "%3!s!" (Hold time is %4!s!)" 0 0 "" 0}
  10. { "Warning" "WTAN_CLOCK_WILL_NOT_OPERATE" "RD 188 " "Warning: Circuit may not operate. Detected 188 non-operational path(s) clocked by clock "RD" with clock skew larger than data delay. See Compilation Report for details." {  } {  } 0 0 "Circuit may not operate. Detected %2!d! non-operational path(s) clocked by clock "%1!s!" with clock skew larger than data delay. See Compilation Report for details." 0 0 "" 0}
  11. { "Info" "ITDB_FULL_NEGATIVE_HOLD_RESULT" "write1 wover1 RD 5.032 ns " "Info: Found hold time violation between source  pin or register "write1" and destination pin or register "wover1" for clock "RD" (Hold time is 5.032 ns)" { { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "6.452 ns + Largest " "Info: + Largest clock skew is 6.452 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "RD destination 9.149 ns + Longest register " "Info: + Longest clock path from clock "RD" to destination register is 9.149 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.809 ns) 0.809 ns RD 1 CLK PIN_C9 7 " "Info: 1: + IC(0.000 ns) + CELL(0.809 ns) = 0.809 ns; Loc. = PIN_C9; Fanout = 7; CLK Node = 'RD'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { RD } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.149 ns) + CELL(0.366 ns) 2.324 ns Decoder0~415 2 COMB LCCOMB_X26_Y20_N18 9 " "Info: 2: + IC(1.149 ns) + CELL(0.366 ns) = 2.324 ns; Loc. = LCCOMB_X26_Y20_N18; Fanout = 9; COMB Node = 'Decoder0~415'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.515 ns" { RD Decoder0~415 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.665 ns) + CELL(0.228 ns) 3.217 ns WideOr1~33 3 COMB LCCOMB_X26_Y23_N22 5 " "Info: 3: + IC(0.665 ns) + CELL(0.228 ns) = 3.217 ns; Loc. = LCCOMB_X26_Y23_N22; Fanout = 5; COMB Node = 'WideOr1~33'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.893 ns" { Decoder0~415 WideOr1~33 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.242 ns) + CELL(0.225 ns) 3.684 ns WideOr0 4 COMB LCCOMB_X26_Y23_N24 1 " "Info: 4: + IC(0.242 ns) + CELL(0.225 ns) = 3.684 ns; Loc. = LCCOMB_X26_Y23_N24; Fanout = 1; COMB Node = 'WideOr0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.467 ns" { WideOr1~33 WideOr0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.225 ns) + CELL(0.225 ns) 4.134 ns write1 5 REG LCCOMB_X26_Y23_N16 10 " "Info: 5: + IC(0.225 ns) + CELL(0.225 ns) = 4.134 ns; Loc. = LCCOMB_X26_Y23_N16; Fanout = 10; REG Node = 'write1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.450 ns" { WideOr0 write1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.906 ns) + CELL(0.712 ns) 5.752 ns wlh1[1] 6 REG LCFF_X27_Y16_N21 2 " "Info: 6: + IC(0.906 ns) + CELL(0.712 ns) = 5.752 ns; Loc. = LCFF_X27_Y16_N21; Fanout = 2; REG Node = 'wlh1[1]'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.618 ns" { write1 wlh1[1] } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 184 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.272 ns) + CELL(0.366 ns) 6.390 ns set1[8]~153 7 COMB LCCOMB_X27_Y16_N10 2 " "Info: 7: + IC(0.272 ns) + CELL(0.366 ns) = 6.390 ns; Loc. = LCCOMB_X27_Y16_N10; Fanout = 2; COMB Node = 'set1[8]~153'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.638 ns" { wlh1[1] set1[8]~153 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 331 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.082 ns) + CELL(0.366 ns) 7.838 ns wover1~48 8 COMB LCCOMB_X27_Y16_N18 1 " "Info: 8: + IC(1.082 ns) + CELL(0.366 ns) = 7.838 ns; Loc. = LCCOMB_X27_Y16_N18; Fanout = 1; COMB Node = 'wover1~48'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.448 ns" { set1[8]~153 wover1~48 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.083 ns) + CELL(0.228 ns) 9.149 ns wover1 9 REG LCCOMB_X27_Y16_N16 2 " "Info: 9: + IC(1.083 ns) + CELL(0.228 ns) = 9.149 ns; Loc. = LCCOMB_X27_Y16_N16; Fanout = 2; REG Node = 'wover1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.311 ns" { wover1~48 wover1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.525 ns ( 38.53 % ) " "Info: Total cell delay = 3.525 ns ( 38.53 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "5.624 ns ( 61.47 % ) " "Info: Total interconnect delay = 5.624 ns ( 61.47 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "9.149 ns" { RD Decoder0~415 WideOr1~33 WideOr0 write1 wlh1[1] set1[8]~153 wover1~48 wover1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "9.149 ns" { RD {} RD~combout {} Decoder0~415 {} WideOr1~33 {} WideOr0 {} write1 {} wlh1[1] {} set1[8]~153 {} wover1~48 {} wover1 {} } { 0.000ns 0.000ns 1.149ns 0.665ns 0.242ns 0.225ns 0.906ns 0.272ns 1.082ns 1.083ns } { 0.000ns 0.809ns 0.366ns 0.228ns 0.225ns 0.225ns 0.712ns 0.366ns 0.366ns 0.228ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "RD source 2.697 ns - Shortest register " "Info: - Shortest clock path from clock "RD" to source register is 2.697 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.809 ns) 0.809 ns RD 1 CLK PIN_C9 7 " "Info: 1: + IC(0.000 ns) + CELL(0.809 ns) = 0.809 ns; Loc. = PIN_C9; Fanout = 7; CLK Node = 'RD'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { RD } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.909 ns) + CELL(0.225 ns) 1.943 ns Decoder0~411 2 COMB LCCOMB_X26_Y23_N0 5 " "Info: 2: + IC(0.909 ns) + CELL(0.225 ns) = 1.943 ns; Loc. = LCCOMB_X26_Y23_N0; Fanout = 5; COMB Node = 'Decoder0~411'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.134 ns" { RD Decoder0~411 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.251 ns) + CELL(0.053 ns) 2.247 ns WideOr0 3 COMB LCCOMB_X26_Y23_N24 1 " "Info: 3: + IC(0.251 ns) + CELL(0.053 ns) = 2.247 ns; Loc. = LCCOMB_X26_Y23_N24; Fanout = 1; COMB Node = 'WideOr0'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.304 ns" { Decoder0~411 WideOr0 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 98 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.225 ns) + CELL(0.225 ns) 2.697 ns write1 4 REG LCCOMB_X26_Y23_N16 10 " "Info: 4: + IC(0.225 ns) + CELL(0.225 ns) = 2.697 ns; Loc. = LCCOMB_X26_Y23_N16; Fanout = 10; REG Node = 'write1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.450 ns" { WideOr0 write1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.312 ns ( 48.65 % ) " "Info: Total cell delay = 1.312 ns ( 48.65 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.385 ns ( 51.35 % ) " "Info: Total interconnect delay = 1.385 ns ( 51.35 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.697 ns" { RD Decoder0~411 WideOr0 write1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.697 ns" { RD {} RD~combout {} Decoder0~411 {} WideOr0 {} write1 {} } { 0.000ns 0.000ns 0.909ns 0.251ns 0.225ns } { 0.000ns 0.809ns 0.225ns 0.053ns 0.225ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "9.149 ns" { RD Decoder0~415 WideOr1~33 WideOr0 write1 wlh1[1] set1[8]~153 wover1~48 wover1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "9.149 ns" { RD {} RD~combout {} Decoder0~415 {} WideOr1~33 {} WideOr0 {} write1 {} wlh1[1] {} set1[8]~153 {} wover1~48 {} wover1 {} } { 0.000ns 0.000ns 1.149ns 0.665ns 0.242ns 0.225ns 0.906ns 0.272ns 1.082ns 1.083ns } { 0.000ns 0.809ns 0.366ns 0.228ns 0.225ns 0.225ns 0.712ns 0.366ns 0.366ns 0.228ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.697 ns" { RD Decoder0~411 WideOr0 write1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.697 ns" { RD {} RD~combout {} Decoder0~411 {} WideOr0 {} write1 {} } { 0.000ns 0.000ns 0.909ns 0.251ns 0.225ns } { 0.000ns 0.809ns 0.225ns 0.053ns 0.225ns } "" } }  } 0 0 "%2!c! %3!s! clock skew is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.000 ns - " "Info: - Micro clock to output delay of source is 0.000 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "1.420 ns - Shortest register register " "Info: - Shortest register to register delay is 1.420 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns write1 1 REG LCCOMB_X26_Y23_N16 10 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X26_Y23_N16; Fanout = 10; REG Node = 'write1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { write1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.926 ns) + CELL(0.053 ns) 0.979 ns wover1~47 2 COMB LCCOMB_X27_Y16_N8 1 " "Info: 2: + IC(0.926 ns) + CELL(0.053 ns) = 0.979 ns; Loc. = LCCOMB_X27_Y16_N8; Fanout = 1; COMB Node = 'wover1~47'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.979 ns" { write1 wover1~47 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.216 ns) + CELL(0.225 ns) 1.420 ns wover1 3 REG LCCOMB_X27_Y16_N16 2 " "Info: 3: + IC(0.216 ns) + CELL(0.225 ns) = 1.420 ns; Loc. = LCCOMB_X27_Y16_N16; Fanout = 2; REG Node = 'wover1'" {  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.441 ns" { wover1~47 wover1 } "NODE_NAME" } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "0.278 ns ( 19.58 % ) " "Info: Total cell delay = 0.278 ns ( 19.58 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "1.142 ns ( 80.42 % ) " "Info: Total interconnect delay = 1.142 ns ( 80.42 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.420 ns" { write1 wover1~47 wover1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "1.420 ns" { write1 {} wover1~47 {} wover1 {} } { 0.000ns 0.926ns 0.216ns } { 0.000ns 0.053ns 0.225ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TH_DELAY" "0.000 ns + " "Info: + Micro hold delay of destination is 0.000 ns" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "%2!c! Micro hold delay of destination is %1!s!" 0 0 "" 0} { "Info" "ITDB_INVERTED_CLOCK_FOUND" "" "Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two" {  } { { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 20 -1 0 } } { "I8253f.v" "" { Text "c:/altera/72/quartus/exp3/I8253f/I8253f.v" 29 -1 0 } }  } 0 0 "Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two" 0 0 "" 0}  } { { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "9.149 ns" { RD Decoder0~415 WideOr1~33 WideOr0 write1 wlh1[1] set1[8]~153 wover1~48 wover1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "9.149 ns" { RD {} RD~combout {} Decoder0~415 {} WideOr1~33 {} WideOr0 {} write1 {} wlh1[1] {} set1[8]~153 {} wover1~48 {} wover1 {} } { 0.000ns 0.000ns 1.149ns 0.665ns 0.242ns 0.225ns 0.906ns 0.272ns 1.082ns 1.083ns } { 0.000ns 0.809ns 0.366ns 0.228ns 0.225ns 0.225ns 0.712ns 0.366ns 0.366ns 0.228ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.697 ns" { RD Decoder0~411 WideOr0 write1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "2.697 ns" { RD {} RD~combout {} Decoder0~411 {} WideOr0 {} write1 {} } { 0.000ns 0.000ns 0.909ns 0.251ns 0.225ns } { 0.000ns 0.809ns 0.225ns 0.053ns 0.225ns } "" } } { "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.420 ns" { write1 wover1~47 wover1 } "NODE_NAME" } } { "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/altera/72/quartus/bin/Technology_Viewer.qrui" "1.420 ns" { write1 {} wover1~47 {} wover1 {} } { 0.000ns 0.926ns 0.216ns } { 0.000ns 0.053ns 0.225ns } "" } }  } 0 0 "Found hold time violation between source  pin or register "%1!s!" and destination pin or register "%2!s!" for clock "%3!s!" (Hold time is %4!s!)" 0 0 "" 0}
  12. { "Warning" "WTAN_CLOCK_WILL_NOT_OPERATE" "A1 185 " "Warning: Circuit may not operate. Detected 185 non-operational path(s) clocked by clock "A1" with clock skew larger than data delay. See Compilation Report for details." {  } {  } 0 0 "Circuit may not operate. Detected %2!d! non-operational path(s) clocked by clock "%1!s!" with clock skew larger than data delay. See Compilation Report for details." 0 0 "" 0}